【SystemVerilog基础】SystemVerilog语法之逻辑等(==)、全等(===)和匹配等(==?)

44 篇文章 74 订阅 ¥59.90 ¥99.00

有感:作为硅农,我们的世界不仅仅是0和1的苟且,还有x和z的恐惧。

前言

首先,来认识一下这几个符号的等于和不等的写法:

  • 逻辑等(==)和 逻辑不等(!=
  • 全等(===)和 不全等(!==
  • 通配符等于(==?)和 通配符不等(!=?

在这里插入图片描述
其次,再复习一下基本的单比特与运算、或运算,其真值表如下:

评论 2
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

ReCclay

如果觉得不错,不妨请我喝杯咖啡

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值