【UVM基础】+uvm_set_verbosity 使用介绍

25 篇文章 ¥49.90 ¥99.00
本文介绍了如何在UVM环境中调整verbosity级别,包括将全局级别设置为UVM_NONE,以及针对特定component和ID进行设置。讲解了如何在不同模拟阶段操纵组件的详细输出,并指出id参数的限制。同时提到了参考文献,帮助读者深入理解。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

  • +UVM_VERBOSITY=UVM_NONE整个UVM环境中的verbosity级别都设置为了UVM_NONE。

  • +uvm_set_verbosity=component_name,id,verbosity,phase_name,optional_time设置特定的component下指定ID的verbosity

    • 例如:"+uvm_set_verbosity=tb_top.pcie_inst*,_ALL_,UVM_NONE,time,0" 就是设置tb_top.pcie_inst下面所有ID的verbosity为UVM_NONE。

+uvm_set_verbosity=<comp>,<id>,<verbosity
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

ReCclay

如果觉得不错,不妨请我喝杯咖啡

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值