ZYNQ设置不从ddr启动，选用从bram启动的方法

最新推荐文章于 2024-07-15 22:19:19 发布
最新推荐文章于 2024-07-15 22:19:19 发布
阅读量3k 收藏 17
点赞数
分类专栏： FPGA 文章标签： ZYNQ ddr bram启动
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Real003/article/details/103302651
版权
在调试ZYNQ项目时遇到烧录到99%的内存错误，怀疑是DDR问题。通过咨询，了解到可以改用ARM在BRAM中运行以规避DDR错误。只需修改SDK的lscript.ld文件，将默认的DDR启动改为使用BRAM之一即可实现。
摘要由CSDN通过智能技术生成

最近在调试一个项目，ZYNQ能烧写bit文件，但是SDK中烧到99%的时候会出现报错，报错的问题大概是说memory错误。判断有肯能是zynq上的ddr存在有问题。型号选择确定是没有问题。
请教了大佬，说是可以从让arm运行在bram中，因为存储有限，只能跑小程序。
操作方法就是打开SDK软件src下的lscript.ld文件，可以看到有四个存储可以供我们使用，ddr、qspi、ram_0、ram_1，hello word默认使用的是ps7_ddr_0的存储。表示是在ddr上运行。

在这里插入图片描述

将下图中的圈2部分全部修改为圈1当中的其中一个即可在bram中启动啦。。。。
在这里插入图片描述

SpMV 计算的 ARM 和 FPGA 异构加速器设计
qq_43416206的博客
04-22 79
针对稀疏矩阵向量乘(Sparse Matrix-Vector Multiplication,SpMV)在边缘端实施效率不高的 问题,以稀疏矩阵的存储格式、SpMV 的现场可编程门阵列(Field Programmable Gate Array,FPGA)加 速为研究对象,提出了一种多端口改进的行压缩存储格式(Modified Compressed Sparse Row Format, MCSR)与 ARM+FPGA 架构任务级数据级硬件优化相结合的加速方法。 使用多个端口并行存取数 据来提高计算并行度;使用
ZYNQ上无DDR加载应用
热门推荐
无知的我
09-18 1万+
1、背景介绍 为了节约成本和降低功耗，现在板载BMC全部选择了ZYNQ7010，无外挂DDR，存储空间使用QSPI，借助板载OCM执行应用程序。 xilinx网站上提供了一种解决方案，链接如下： https://xilinx-wiki.atlassian.net/wiki/spaces/A/pages/18842377/Zynq-7000+AP+SoC+Boot+-+Booting+and+...
Zynq只有OCM，无DDR调试方法
Gentle_qing的博客
01-13 1257
修改FSBL，可以把APP和FSBL编译成一个可执行文件
Zynq7000系列FPGA中的DDRI和DDRC
最新发布
u011565038的博客
07-15 836
在AXI接口设计中，主端口（Master Port）和从端口（Slave Port）的交互是通过仲裁器（Arbiter）来管理的，以确保多个主设备能够有序地访问共享资源（如DDR内存）。这个过程中，每个AXI主端口都与仲裁器中的一个从端口相关联，并且采用了多种机制来确保数据的有效传输和顺序性。
ZYNQ 无DDR 启动
weixin_44845857的博客
08-18 3551
ZYNQ 无DDR 启动1 fsbl_bsp 相关修改Translation_table.sxil_exception.cfsbl 相关修改main.cfsbl.hfsbl_handoff.Sfsbl_hooks.cfsbl_hooks.himage_mover.cpcap.cqspi.cqspi.hlscript.ld添加宏定义2 applicationapplication.clscript.ld3 生成BOOT.BIN 1 fsbl_bsp 相关修改 Translation_table.s 该文件
ZYNQ实现无DDR启动实现
weixin_43189165的博客
12-03 5635
1.硬件环境搭建 使用版本vivado2018.2 在配置中，不使能DDR 生成bit，导入到sdk 2.SDK操作流程 在平台环境中，修改ps7_init.c文件，将ddr相关文件注释掉 生成bsp后，修改xparameters.h,添加ddr参数配置 然后，生成fsbl 在fsbl的main.c中，增加XPAR_PS7_DDR_0的条件编译，而这个宏没有定义，相当于注释掉 然后修改fs...
zynq无DDR使用OCM加载程序运行
nabiaosu8432的博客
12-28 5718
一、使能DDR，但程序不用DDR 赛灵思提供的文档，按照文档进行 链接:https://yun.baidu.com/s/1_tfNnXay524i4u8RS5Rt-Q 密码:nnsa 第八步 改为注释掉FLASH大小选择，均写成128M 就可以成功的OCM加载程序了 二、在硬件中不使能DDR 根据参考 采用的方法是在zynq block design配置时保留ddr，而在程序编...
zynq无DDR设计参考
10-07
zynq无DDR设计参考，已经在项目上实施，需要更改FSBL才可以。资料里包括微博的内容以及官方原版英文的资料。
ZYNQ - 无DDR固化程序（代码运行在OCM上）
Vuko_Coding Zone
11-20 4950
ZYNQ固化时，正常情况下都需要DDR参与，但是有时硬件设计时，可能将DDR去掉或设计出错，这将导致ZYNQ无法正常固化，之前有写过一个使用静态链接库进行无DDR固化的文章，当时那个是压缩了FSBL的相关代码只保留FLASH模式下的功能，对于其他模式可能无法正常使用，本文将无DDR固化的情况进一步进行介绍，讲解如何修改FSBL实现ZYNQ的程序固化，给出一个demo进行演示测试。
目标检测YOLO实战应用案例100讲-基于深度学习的遥感目标检测算法FPGA部署实现研究
qq_36130719的博客
06-19 2749
目标检测网络是计算机视觉领域的一个重要研究方向，目前在研究和使用的目标检测网络都是基于深度学习的深度神经网络。基于深度学习的目标检测网络算法大致可以分为两大类，一类是单阶段目标检测网络，一类是二阶段目标检测网络。二阶段目标检测网络如RCNN需要生成多个候选区域在进行目标的分类和定位，运行的速度较慢，而单阶段目标检测网络则不需要通过候选区域直接生成目标的分类和定位信息，所以速度较快，本文也选择了基于YOLO系列算法的YOLOX作为基础模型。
bram 和dram的区别小结
03-16
自己边看边学习，边总结的，十分有用，分享给大家！
LVDS信号采集，Pal制模拟视频输出
weixin_30613727的博客
07-29 4060
FPGA设计文档 1、整体设计 1）功能描述 根据XJRC18002图像处理方案设计文档要求，本次项目中，主要功能为图像数据、串口数据的交互和简单图像预处理工作。ZYNQ信息交互系统对高速差分数字图像进行采集，并把经DSP算法处理的图像通过复合模拟视频输出。通过RS422总线协议实现与主控系统的通信，包括主控指令的获取、DSP目标跟踪结果的反馈以及系统整体状态的反馈。并且，...
目标检测YOLO实战应用案例100讲-基于FPGA的目标检测硬件加速技术及其应用研究(下)
qq_36130719的博客
05-02 272
PL侧的静态功耗为0.203w，PS侧功耗为1.284w，MMCM的功耗为0.122w，DSP的功耗为0.201w，BRAM的功耗为0.1w，逻辑翻转、普通信号和时钟的动态功耗分别为0.301w、所用的时间为1.608352490421456秒，图中的Out[18]则是测试图片的最终检测输出结果，可以看到系统检测到图中的马的概率为0.94、人的概率为0.94、狗的概率为0.88。均贴合草莓，位置检测准确；可以看到，对于成熟的草莓的检测效果是很好的，准确率可以达到95%，但是检测未成熟的草莓的准确。
不带DDR的ZYNQ使用OCM加载程序运行的方法
hpf247的博客
12-02 3937
软件版本：Vivado Vitis2019.2 第一步： 在Vivado的ZYNQ Block Design时候不配置DDR 第二步： 在Vitis中： 1、 在Vitis中新建Platform，选择xsa文件： 2、 在xparameters.h中添加DDR的地址空间定义，如下： 3、 修改链接文件，修改每个段都到ram_0，因为ram_1空间全部给到应用程序 4、 修改fsbl工程的main.c，增加XPAR_PS7_DDR_0条件编译 5、 修改fsbl.h，重定义DDR_EN
Xilinx-ZYNQ7000系列-学习笔记（6）：ZYNQ无DDR启动
qq_42826337的博客
05-15 2560
Xilinx-ZYNQ7000系列-学习笔记（6）：ZYNQ无DDR使用OCM加载程序 之前由于某项目需求，需要去掉DDR，但是去掉DDR以后会导致程序无法正常启动，因为默认的启动方式会经过DDR这一步。 在查阅了大量的资料和仔细研究了FSBL的主函数启动顺序后，现总结如下，希望能帮助到大家。 1、导入SDK并创建FSBL文件（这一步就不细说了，具体步骤我在上一篇博客中有写，大家可以参考一下）。 ...
zyqn 无ddr打印helloworld
weixin_60612482的博客
04-12 388
建立一个helloworld工程，确保可以打印并可以实现下载到flash断电不丢失 然后取消勾选ddr, ZYNQ 无DDR 启动 1 fsbl_bsp 相关修改 1.1 Translation_table.s 1.2 xil_exception.c 2 fsbl 相关修改 2.1main.c 2.1.1 添加头文件 2.1.2 添加 preload_func 和 copy 函数及一些宏定义等 具体内容如下： 2.1.3 添加 data 拷贝
ZYNQ裸板：BRAM篇
快跑Bug来啦！
02-09 5842
前言   在 ZYNQ SOC 开发过程中， PL 和 PS 之间经常需要做数据交互。对于传输速度要求较高、数据量大、地址连续的场合，可以通过 AXI DMA 来完成。而对于数据量较少、地址不连续、长度不规则的情况，此时 AXIDMA 便不再适用了。针对这种情况，可以通过 BRAM 来进行数据的交互。（还不是因为DMA麻烦一点才先写这个）   Block RAM是PL部分的存储器阵列，为了与DRAM（分布式RAM）区分开，所以叫BLOCK RAM。ZYNQ的每一个BRAM 36KB，7020的BRAM有14
zynq启动模式详解及启动过程详解
crjmail的博客
05-11 256
zynq启动模式详解及启动过程详解
zynq uboot设置从qspi启动 uboot参数设置
05-19
在 Zynq 上使用 QSPI 启动需要进行以下步骤： 1. 首先，需要在 Vivado 中生成一个包含 QSPI 的 Boot Image。该 Boot Image 应该包含 FSBL（First Stage Boot Loader）和 U-Boot。将生成的 Boot Image 下载到 QSPI Flash 中。 2. 在 U-Boot 中设置启动参数。可以通过设置 U-Boot 环境变量来达到这个目的。例如，在 U-Boot 命令行中输入以下命令： ``` setenv bootargs console=ttyPS0,115200 root=/dev/mtdblock0 rw earlyprintk ``` 这里设置了 bootargs 参数，指定了串口控制台的设备号（ttyPS0）、root 分区所在的 MTD 设备（/dev/mtdblock0）、以读写模式挂载 root 分区、启用早期打印（earlyprintk）。 3. 然后需要设置从 QSPI 启动。在 U-Boot 命令行中输入以下命令： ``` setenv bootcmd 'sf probe 0 0 0 && sf read ${kernel_loadaddr} ${kernel_offset} ${kernel_size} && bootm ${kernel_loadaddr}' ``` 这里设置了 bootcmd 参数，指定了从 QSPI 中读取 kernel 的起始地址、偏移量和大小，然后通过 bootm 命令启动内核。 4. 最后，保存环境变量并重启系统： ``` saveenv reset ``` 这样，系统就会从 QSPI 中启动，并且使用设置的 bootargs 参数启动内核。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

有钱挣的地方就是江湖之FPGA行者

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值