FPGA之道(81)静态时序分析(七)根据时序报告修改设计(基于ISE的UCF文件语法)

前言

本文摘自《FPGA之道》。

根据时序报告修改设计

时序分析报告示例

让我们仍以ISE自带的时序分析工具为例,来看一个非常简单的时序分析报告示例。

待分析设计

这里选择了一个非常简单的FPGA设计来进行时序分析,虽然其内部逻辑和接口都非常简单,但麻雀虽小五脏俱全,通过它可以使我们对时序分析有一个更具体的了解。其HDL代码描述如下:

	-- VHDL example 
	library IEEE;
	use IEEE.STD_LOGIC_1164.ALL;
	use IEEE.STD_LOGIC_ARITH.ALL;
	use IEEE.STD_LOGIC_UNSIGNED.ALL;

	entity Dut4Timing is
	port (
	   clkIn : in std_logic;
	   DinA, DinB : in std_logic_vector(7 downto 0);
 	   clkOut : in std_logic;
	   Dout : in std_logic_vector(7 downto 0);
	);
	end Dut4Timing;

	architecture Behavioral of Dut4Timing is
		signal mid : std_logic_vector(7 downto 0);
	begin

	process (clkIn) 
	begin  
   if (clk'event and clk = '1') then
   	mid <= DInA and DInB;
		Dout <= mid;
   end if;
	end process;

	clkOut <= not clkIn;

	end Behavioral;
// Verilog example
module Dut4Timing(
	input clkIn,
	input [7:0] DinA, DinB,
	output clk
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

李锐博恩

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值