高速串行总线设计基础（六）揭秘SERDES高速面纱之数据包与参考时钟要求

前言

上一篇文章:高速串行总线设计基础（五）揭秘SERDES高速面纱之多相数据提取电路与线路编码方案
这篇文章介绍了提出了问题，关于SERDES或者Transceiver为什么能跑这么高的速度？当然有它的独特技术特点，上篇文章中介绍了两种技术，一是多相提取技术，另一种是线路编码方案。本篇文章继续这个话题。

数据包介绍

熟悉Xilinx的Transceiver的工程师一定知道，Xilinx有很多基于Transceiver的高速串行协议，例如aurora，srio，pcie等，它们都有自己的数据包，当然自己还可以自定义协议，例如跑Transceiver裸核时候就可以自由定义协议，协议也定义数据包等，只要通信双方都按照这个协议走，就没有任何问题。
下面给出数据包的定义：数据包即定义明确的字节集合，由头，数据和尾部组成。

一些设计人员认为，除了局域网（LAN）（local area network）以外，通过数据包发送数据都是一种浪费。真的是这样吗？我们接着看。

请注意，定义中没有关于源地址和目标地址，CRC，最小长度或开放系统互连（OSI）（Open Systems Interconnect