【 FPGA 】特定情况下消除不稳定态的方法

不是没有方法，但方法也不多，最典型的就是使用格雷码。

消除不稳定态的原理

通过上篇博文：https://blog.csdn.net/Reborn_Lee/article/details/84439777

通过对多触发器寄存器的分析，我们知道了产生不稳定态的原因，那就是组成寄存器的各个触发器输出变化时刻的客观不一致性。（我们希望各个触发器输出变化时刻一致）。因此，要想消除不稳定态，就必须消除多触发器输出变化时刻的不一致才行。可触发器不可能完全一致，更没有精确等长的物理连线，所以想要协调一致多个触发器的输出变化时刻来消除寄存器输出的不稳定态， 几乎是不可能的。

此路不通，换个思路。

如果能让寄存器中的各个触发器每次只有一个输出会发生变化，那么自然就不存在变化时刻不一致的问题了，从而从根本上杜绝了不稳定态的产生。

格雷码简介

格雷码是一种数字排序系统，其中的所有相邻整数在它们的二进制表示中仅有一位不同。

下表给出了4bit自然二进制码、格雷码与十进制整数的对照表：

十进制数	4位自然二进制码	4位典型格雷码
0	0000	0000
1	0001	0001
2