基于FPGA的DDS直接数字频率合成器,频率和相位控制字可配置,在vivado2019.2平台中verilog开发.含testbench

目录

1.算法概述

2.仿真效果

3.verilog程序

---

1.算法概述

         DDS同DSP（数字信号处理）一样，也是一项关键的数字化技术。DDS是直接数字式频率合成器（Direct Digital Synthesizer）的英文缩写。DDS是从相位概念出发直接合成所需要波形的一种新的频率合成技术。与传统的频率合成器相比，DDS具有低成本、低功耗、高分辨率和快速转换时间等优点，广泛使用在电信与电子仪器领域，是实现设备全数字化的一个关键技术。通过 FPGA 控制 DDS 产生线性调频信号及跳频信号。基于 FPGA 的 DDS 系统技术可以产生多种调制方式以及多种组合方式，并且可以实现多个 DDS 芯片的功能，更加集成。

       直接数字频率合成器（Direct Digital Synthesizer, DDS）是一种把数字信号通过 D/A 转换成模拟信号的数字合成技术。它有查表法和计算法两种基本合成方法。由于查表法结构简单，只需要在 ROM中存放不同相位对应的幅度序列，然后通过相位累加器的输出对其寻址，经过数/模转换和低通滤波（LPF）输出便可以得到所需要的模拟信号。DDS系统主要有相位累加器、波形存储器、数模（D/A）转换器和低通滤波器等四大结构组成

       其基本结构如下：