基于FPGA的DWT小波变换ECG信号处理verilog实现

目录

1.算法仿真效果

2.Verilog源码

3.算法概述

3.1、DWT小波变换原理

3.2、基于FPGA的DWT实现

4.部分参考文献

---

1.算法仿真效果

vivado2019.2仿真结果如下：

2.Verilog源码

%****************************************************************************************
%订阅用户可以获得任意一份完整代码，私信博主，留言文章链接和邮箱地址，
%一般第二天下午4点前会将完整程序发到邮箱中。
%****************************************************************************************

`timescale 1ns / 100ps
`include "parameter.v"

module level2arch (data_in,clk,nReset);

reg signed [15:0] cD_l2,cA_l2;

input [15:0] data_in;

input clk, nReset;
wire clk, nReset;

reg [15:0] data0, data1;
reg [2:0] count1;
reg [8:0] count2;
reg [8:0] count3