FPGA学习心得——分频器

        分频器是FPGA设计过程中使用频率非常高的基本单元之一。其基于FPGA的实现主要包括：1、通过FPGA芯片内部集成锁相环(如altera的PLL，Xilinx的DLL)来进行时钟的分频、倍频以及相移设计；2、对于时钟要求不太严格的设计，可以通过硬件描述语言进行时钟分频。通过后者进行分频器设计可以实现节省锁相环资源，达到对时钟操作的目的。

        百度文库中可以搜到这样一片文章——《使用VHDL进行分频器设计》，文章中介绍了几乎所有可能用到的分频器（整数分频器、半整数分频器、小数分频器以及积分分频器）的设计，很好很强大。

        作为刚开始学FPGA的新手，把自己在学习过程中的一点心得记录下来，一则为了鼓励自己继续努力，认真钻研；二则也算是一种记录生活的方式吧。