时序分析基本概念介绍<Target Library>

今天我们要介绍的时序分析基本概念是target library。这是用于design compiler综合时用到的一个概念。

官方解释：The target_library specifies the name of the technology library that corresponds to the library whose cells the designers want DC to infer and finally map to. 

 

Target library代表你设计所用到的目标库，是DC在mapping时将设计映射到特定工艺所使用的库，就是使用目标库中的元件综合成设计的门级网表，也就是standard cell的库。通常在综合时，我们都用SS corner下的standard cell库作为target library, 然后DC会在这些library中去做综合以及优化。通俗点说，只有作综合用的库放在target_library，像ROM，PAD，IO等不用综合的单元，就不要放到target_library中了。

使用方法：

set stdcell_library [list \

/project/library/28nm/9t_lvt/db/ss0p81v.db

/project/library/28nm/9t_rvt/db/ss0p81v.db

/project/library/28nm