synthesis 中的target library和link library

target library：real library model from foundry

target library是综合和优化使用的std cell library，包含timing power name function load等信息。target_library使用在"compile"过程中，用来生成工艺相关的门级网表。Design Compiler根据PPA的要求选择逻辑门去满足设计功能和时序的要求。

link library:

link是Design Compiler ”resolve”设计中例化模块的过程。Design Compiler通过变量“link_library”指定例化模块库的位置。link library中包含memory library和target library。所有在设计中例化的宏模块都应该在link library 中设置。

Symbol library

图形库，标识库。例如，标识一个与门怎么去显示它。

[1]逻辑综合重点解析（Design Compiler篇） - 程序员大本营

[2]IC设计逻辑综合1——Synthesis 综合概述_桐桐花的博客-CSDN博客