每天学命令<get_ports>

最新推荐文章于 2024-04-15 20:51:21 发布
最新推荐文章于 2024-04-15 20:51:21 发布
阅读量1.4k 收藏 3
点赞数
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Tao_ZT/article/details/104958326
版权
本文介绍了VLSI设计中`get_ports`命令的用法，包括其参数如`-filter`, `-regexp`, `-nocase`, `-quiet`以及如何通过指定模式或对象获取端口。通过实例展示了如何获取当前设计中的输入、输出端口，并提供了相关资源链接，如静态时序分析和数字后端基础知识。" 105645034,649585,接口测试全解析：协议、工具与测试用例设计,"['软件测试', '接口测试', '测试工程师', '自动化测试']
摘要由CSDN通过智能技术生成

get_ports 
[-filter expr ] 
[-regexp] 
[-nocase] 
[-quiet] 
{ patterns | -of_objects object_list } 

这个命令可以创建符合要求的port的集合，可以将它传递给另一个命令

-filter   过滤匹配结果

-regexp  可以采用正则表达式匹配结果

-nocase   匹配时忽略大小写

-quiet   忽略匹配时的ERROR, warning message

pattern   指定想要的path group名字pattern

-of_objects   得到指定net或者cell上相关联的port的名字

例子

下面例子可以得到当前设计中的port

<CMD> get_ports *

in clk out

0x7


往期回顾

最低0.47元/天 解锁文章
Tao_ZT
关注
  • 0
    点赞
  • 踩
  • 3
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
（05）FPGA时序约束三大步骤
m0_46498597的博客
03-19 1381
（05）FPGA时序约束三大步骤 1 文章目录 1）文章目录 2）时序约束引言 3）FPGA时序约束课程介绍 4）FPGA时序约束三大步骤 5）技术交流 6）参考资料 2 时序约束引言 1）什么是静态时序分析？ 通俗来说：在输入信号到输出信号中，因为经过的传输路径、寄存器、门电路等器件的时间，这个时间就是时序。开发工具不知道我们路径上的要求，我们通过时序约束来告诉开发工具，根据要求，重新规划，从而实现我们的时序要求，达到时序的收敛。 2）什么是时序收敛？ 一个好的FPGA设计一定是包
inet_csk_get_port(...)
chenliang0224的专栏
07-01 1204
1. tcp协议内部绑定tcp_hashinfostruct proto tcp_prot = { .name = "TCP", .owner = THIS_MODULE, .close = tcp_close, .connect = tcp_v4_connect, .disconnect = tcp_disconnect, .accept = inet_csk_a...
PrimeTime基础命令：get_ports
KUORIDER的博客
09-30 3198
get_ports 描述 与get_pins类似，get_ports创建了一个collection，包含了当前设计中符合要求的port。 参数 -filter expression<string> （可选）按照一定标准筛选port。 -quiet （可选）消除没有找到符合条件port时的警告信息。注意：不会消除语法错误警告。 -regexp （可选）按照正则表达式进行匹配。注意：-regexp与-exact选项不能同时使用。 -nocase （可选）当和-regexp一同使用时，使得大小写不敏感
fpga基础|如何在XDC文件中使用get_pins/ports/cells/nets/clocks查找指定的对象
demayiya的博客
04-15 1674
大家好，我是数字小熊饼干，一个练习时长两年半的ic打工人。我在两年前通过自学跨行社招加入了IC行业。我们在编写XDC约束文件时，需要将我们的约束命令和相应的对象联系起来，如果是刚入门fpga的新人经常会被一堆信号弄混了头，例如当初的我~ 因此我会在这篇文章中对常用的几个查找对象的命令进行说明介绍，便于新人理解如何查找到所需的对象。
3、get接口+post接口实现多次输出
ljm_99的博客
11-01 190
get 1、在上一个程序的基础上将view.py修改如下 from django.http import HttpResponse # 需要导入HttpResponse模块 from django.shortcuts import render import json def hello(request): # request参数必须有，名字类似self的默认规则，可以修改，它封装了用户请求的所有内容 if request.method =='GET': resul
Vivado时序约束中Tcl命令的对象及属性
yundanfengqing_nuc的专栏
08-02 2150
Tcl命令
find_unused_open_ports
02-15
在Linux或Unix系统中，`nc`（Netcat）和`netstat`命令通常被用来检查端口的状态。`netstat -tuln`可以显示所有监听（ Listening）的TCP和UDP端口，而`nc -zv {IP} {port-range}`则能扫描指定IP地址上的一系列端口，...
NetBackup771_Network_Ports.pdf
08-04
VERITAS NetBackuup 7.7.1
psl1ghtv2_ports
06-04
"psl1ghtv2_ports" 是一个针对PS3（PlayStation 3）开发的SDK，主要用于编写在该平台上运行的C语言程序。这个SDK提供了一系列的工具和库，使得开发者能够利用PS3的硬件特性，如PPU（Power Processing Unit）进行游戏...
OVS常用命令1
08-03
3. 列出bridge中的所有port：`ovs-vsctl list-ports <bridge_name>`，其中`<bridge_name>`是要列出port的bridge的名称。 Controller操作命令 1. 设置controller：`ovs-vsctl set-controller <bridge_name> tcp:<IP...
list_down_serial_ports-Tkinter
03-08
list_down_serial_ports-Tkinter 我在该项目中使用的语言是Python 我使用的库： 特肯特 序列号 该程序将列出所有可用的串行端口。该代码位于main.py中。该代码的编译器为main.py。
【Python】端口号脚本，避免端口号冲突
将冲破艾迪i的博客
10-28 1937
编写python端口号脚本，解决端口号冲突。
时序约束辅助工具
gemengxia的博客
08-24 2600
文章目录时序约束辅助工具1. 时序约束编辑器2. 时序约束向导Vivado时序约束中Tcl命令中的对象及属性 本文摘抄自： 个人网站：http://www.technomania.cn/ 微信公众号：Quant_times、Reading_Times 时序约束辅助工具 除了xdc文件的方式进行时序约束，Vivado中还提供了两种图形界面的方式，帮我们进行时序约束：时序约束编辑器（Edit Timing Constrains）和时序约束向导（COnstrains Wizard）。两者都可以在综合或实现后的De
FPGA时序约束理论之Tcl命令的对象和属性（3）
qq_40281783的博客
06-19 1007
get_pins 、get_ports 、get_cells、get_clocks、get_nets get_clocks的对象是通过create_clocks或者create_generated_clocks创建的时钟，不在硬件上直接映射 1. port 通过Tcl脚本查看port的属性，有一个port是 clk_pin_p，采用如下脚本： set inst [get_ports clk_pin_p] report_property $inst 显示如下： get_po...
dc_shell/pt_shell的一些常用命令(current_design/current_instance/get_cells/get_pins/get_ports) 之一
热门推荐
cy413026的博客
02-27 1万+
1.current_design 保存的就是当前设计的top name 2.current_instance https://www.micro-ip.com/STA/dictionary_139_17/current_instance.html 在pt_shell中设置当前的working instance，和linux下的cd 命令相似， 进入某一hier之后 get_cells ...
uvm_primer ch18 put/get port的应用
oldmoney
01-24 255
uvm_primer ch18 put/get port的应用用来拆分出sequence问题 用来拆分出sequence virtual class base_tester extends uvm_component; `uvm_component_utils(base_tester) virtual tinyalu_bfm bfm; uvm_put_port #(command_s) command_port;//重点 function void build_phase(uvm_pha
Tcl与Design Compiler （十三）——Design Compliler中常用到的命令（示例）总结
weixin_34232617的博客
04-03 1635
本文如果有错，欢迎留言更正；此外，转载请标明出处 http://www.cnblogs.com/IClearner/  ，作者：IC_learner 本文将描述在Design Compliler中常用到的命令，这些命令按照流程的顺序进行嵌套讲解，主要是列举例子；大概的讲解布局如下所示： 　　　　 　　　　　　　　　　　　　　　　　　 大概有11个部分，下面我们逐个部分进行（简单的）介绍的举例...
Tcl 语言——Synopsys Tcl篇
记录所学，分享知识，结识挚友
03-28 2853
目录 1、Tcl 在EDA Tool 中的扩展与应用 1、获取端口相关信息 2、获取单元信息 3、获取网表信息 4、获取管脚信息 5、属性获取 6、属性过滤 7、对象连接 参考说明 继续学习 Tcl … … Synopsys （美国半导体公司，新思科技）公司的大多数工具的命令窗口都是基于Tcl命令。可以比较方便的对各环节的输出文档进行操作。 1、Tcl 在EDA Tool 中的扩展与应用 下图是数字电路设计模块中各部分的含义： 1、获取端口相关信息 语法：get_
博客系统网站（JSP+SERVLET+MYSQL）.zip
最新发布
08-13
博客系统网站（JSP+SERVLET+MYSQL）
请解释以下几行代码的意思set_property -dict { PACKAGE_PIN H16 IOSTANDARD LVCMOS33 } [get_ports { clk }]; create_clock -add -name sys_clk_pin -period 8.00 -waveform {0 4} [get_ports { clk }]; set_property IOSTANDARD LVCMOS33 [get_ports {ad_data[7]}] set_property IOSTANDARD LVCMOS33 [get_ports {ad_data[6]}] set_property IOSTANDARD LVCMOS33 [get_ports {ad_data[5]}] set_property IOSTANDARD LVCMOS33 [get_ports {ad_data[4]}] set_property IOSTANDARD LVCMOS33 [get_ports {ad_data[3]}] set_property IOSTANDARD LVCMOS33 [get_ports {ad_data[2]}] set_property IOSTANDARD LVCMOS33 [get_ports {ad_data[1]}] set_property IOSTANDARD LVCMOS33 [get_ports {ad_data[0]}] set_property PACKAGE_PIN T14 [get_ports {ad_data[7]}] set_property PACKAGE_PIN U12 [get_ports {ad_data[6]}] set_property PACKAGE_PIN U13 [get_ports {ad_data[5]}] set_property PACKAGE_PIN V13 [get_ports {ad_data[4]}] set_property PACKAGE_PIN V15 [get_ports {ad_data[3]}] set_property PACKAGE_PIN T15 [get_ports {ad_data[2]}] set_property PACKAGE_PIN R16 [get_ports {ad_data[1]}] set_property PACKAGE_PIN U17 [get_ports {ad_data[0]}] set_property IOSTANDARD LVCMOS33 [get_ports {ad_clk}] set_property PACKAGE_PIN V17 [get_ports {ad_clk}]
06-07
这些代码是针对 Vivado 工具对 FPGA 设计进行约束（constraints）的语句，用于指定 FPGA 设备的引脚映射、时钟、电平标准等信息，以保证设计在硬件上能够正确工作。 具体来说，这些语句的含义如下： 1. `set_property -dict { PACKAGE_PIN H16 IOSTANDARD LVCMOS33 } [get_ports { clk }];` - `set_property` 是 Vivado 工具中的约束命令，用于设置约束属性。 - `-dict { PACKAGE_PIN H16 IOSTANDARD LVCMOS33 }` 表示设置一个字典类型的属性，其中 `PACKAGE_PIN` 表示引脚的物理位置，`H16` 是该引脚的位置，`IOSTANDARD` 表示引脚的电平标准，`LVCMOS33` 表示使用 LVCMOS33 标准。 - `[get_ports { clk }]` 表示获取名为 `clk` 的端口对象，将 `PACKAGE_PIN` 和 `IOSTANDARD` 属性设置为上面指定的值。 2. `create_clock -add -name sys_clk_pin -period 8.00 -waveform {0 4} [get_ports { clk }];` - `create_clock` 命令用于创建时钟对象。 - `-add` 表示将新的时钟添加到已有的时钟列表中。 - `-name sys_clk_pin` 表示设置时钟的名称为 `sys_clk_pin`。 - `-period 8.00` 表示时钟周期为 8ns。 - `-waveform {0 4}` 表示时钟波形为持续 0ns，然后持续 4ns。 - `[get_ports { clk }]` 表示获取名为 `clk` 的时钟端口对象，将其设置为新建时钟的源。 3. `set_property IOSTANDARD LVCMOS33 [get_ports {ad_data[7]}]`、`set_property IOSTANDARD LVCMOS33 [get_ports {ad_data[6]}]`、`set_property IOSTANDARD LVCMOS33 [get_ports {ad_data[5]}]`、`set_property IOSTANDARD LVCMOS33 [get_ports {ad_data[4]}]`、`set_property IOSTANDARD LVCMOS33 [get_ports {ad_data[3]}]`、`set_property IOSTANDARD LVCMOS33 [get_ports {ad_data[2]}]`、`set_property IOSTANDARD LVCMOS33 [get_ports {ad_data[1]}]`、`set_property IOSTANDARD LVCMOS33 [get_ports {ad_data[0]}]` - 这些语句用于设置名为 `ad_data[7]`、`ad_data[6]`、`ad_data[5]`、`ad_data[4]`、`ad_data[3]`、`ad_data[2]`、`ad_data[1]`、`ad_data[0]` 的端口使用 LVCMOS33 电平标准。 4. `set_property PACKAGE_PIN T14 [get_ports {ad_data[7]}]`、`set_property PACKAGE_PIN U12 [get_ports {ad_data[6]}]`、`set_property PACKAGE_PIN U13 [get_ports {ad_data[5]}]`、`set_property PACKAGE_PIN V13 [get_ports {ad_data[4]}]`、`set_property PACKAGE_PIN V15 [get_ports {ad_data[3]}]`、`set_property PACKAGE_PIN T15 [get_ports {ad_data[2]}]`、`set_property PACKAGE_PIN R16 [get_ports {ad_data[1]}]`、`set_property PACKAGE_PIN U17 [get_ports {ad_data[0]}]` - 这些语句用于将 `ad_data[7]`、`ad_data[6]`、`ad_data[5]`、`ad_data[4]`、`ad_data[3]`、`ad_data[2]`、`ad_data[1]`、`ad_data[0]` 端口映射到具体的 FPGA 引脚上，分别为 `T14`、`U12`、`U13`、`V13`、`V15`、`T15`、`R16` 和 `U17`。 5. `set_property IOSTANDARD LVCMOS33 [get_ports {ad_clk}]`、`set_property PACKAGE_PIN V17 [get_ports {ad_clk}]` - 这些语句用于设置名为 `ad_clk` 的端口使用 LVCMOS33 电平标准，并将其映射到引脚 `V17` 上。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值