UVM基础知识4:Systemverilog 验证 12.6.1实例

这篇博客介绍了如何进行Systemverilog验证,通过一个具体的12.6.1实例,包括新建invert.c文件、test.sv文件以及makefile,最后通过make run命令进行仿真。
摘要由CSDN通过智能技术生成

来源:systemverilog验证 测试平台编写指南(书籍)

1 新建invert.c文件

    vi invert.c

typedef struct {
    unsigned char b, g, r;
} *p_rgb;

void invert (p_rgb rgb) {
    rgb->r = ~rgb->r;
    rgb->g = ~rgb->g;
    rgb->b = ~rgb->b;
 
    io_printf("C: Invert rgb = %02x, %02x, %02x\n",rgb->r, rgb->g, rgb->b);
}    

2 新建test.sv

vi test.sv

typedef struct packed {bit[7:0] r, g, b;} RGB_T;

import "DPI-C" function void invert (inout RGB_T pstruct);

program automatic test;

class RGB;
    rand bit [7:0] r, g,
  • 0
    点赞
  • 5
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值