Verilog HDL 数据类型的选择

最新推荐文章于 2022-11-08 19:41:35 发布
最新推荐文章于 2022-11-08 19:41:35 发布
阅读量1k 收藏 5
点赞数
分类专栏： 杂项 文章标签： 数字逻辑 Verilog 体系结构
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Tong_jy/article/details/78068656
版权 
从模块内部来讲,输出端口可以是线网或reg数据类型；
从模块外部来看,输出必须连接到线网类型的变量，而不能连接到reg类型的变量。

这句话一开始，让很多初学者一头雾水，不过总结一下，其实就一回事

直接看图

这里写图片描述

至于驱动，我的理解是这样的，
这里写图片描述
不确切的说，有些类似 高级程序语言中的调用关系；不过显然，这两个并不等同。

总结一下：

  • 输入端口必须是net型
  • 输出端口可以是net型,也可以是regester型
  • 输出端口在过程块中被赋值，则必须定义成regester型
Tong_jy
关注
专栏目录
EDA/PLD中的Verilog HDL数据类型
12-09
4.5 数据类型Verilog HDL 主要包括两种数据类型线网类型(net type) 和寄存器类型（reg type ）。4.5.1 线网类型1. wire 和 tri 定义线网类型主要有wire 和tri 两种。线网类型用于对结构化器件之间的物理连线的建模。...
EDA/PLD中的Verilog HDL线网类型
12-09
在Verilog HDL中，线网数据类型是构成逻辑电路模型的基础元素，它们用于连接不同模块的逻辑门。下面将详细阐述Verilog HDL中的各种线网类型及其行为。 1. **Wire**： Wire是最常见的线网类型，代表单向通信路径。...
Verilog HDL数据类型
昔日之的专栏
09-10 1万+
Verilog HDL的数据类型分为两大类：线网类型和寄存器类型。线网类型主要表示Verilog HDL中结构化元件之间的物理连线，其数值由驱动元件决定。如果没有驱动元件接到线网上，则其默认值为高阻z。寄存器类型主要表示数据的存储单元，其默认值为不定x。二者最大的区别在于：寄存器类型数据保持最后一次的赋值，而线网类型数据则需要持续的驱动。 一、线网类型：wire：标准连线（默认为该
Verilog HDL中的数据类型
最新发布
零小唬的博客
11-08 1391
Verilog HDL有两大类数据类型：线网类型和寄存器类型 线网类型（nets type）表示Verilog结构化元件间的物理连线。它的值由驱动元件的值决定，例如连续赋值或门的输出。如果没有驱动元件连接到线网，线网的缺省值为z。 寄存器类型（register type）表示一个抽象的数据存储单元，它只能在always语句和initial语句中被赋值，并且它的值从一个赋值到另一个赋值被保存下来。寄存器类型的变量具有x的缺省值。 （1）线网类型（nets type） 线网类型包含多种类的线网子类型，其中wir
五分钟快速过完Verilog HDL基本概念(5)数据类型
Never Give Up
10-12 1197
数据类型 数据类型是用来表示数字电路中的数据存储和传送单元。 Verilog HDL中共有19种数据类型；其中4个最基本的数据类型为：integer型 parameter型 reg型 wire型 其它数据类型：large型、medium型、 scalared型、 small型、time型、tri型、tri0型tri1型、triand型、trior型、trireg型、vectored型、wan...
Verilog HDL中数据类型的选择
hitlerisyou的专栏
07-13 1318
 •信号可以分为端口信号和内部信号。出现在端口列表中的信号是端口信号，其它的信号为内部信号。 •对于端口信号，输入端口只能是net类型。输出端口可以是net类型，也可以是register类型。若输出端口在过程块中赋值则为register类型；若在过程块外赋值(包括实例化语句），则为net类型。 •内部信号类型与输出端口相同，可以是net或register类型。判断方法也与输出端口相
04 verilog基础语法-数据类型、常量及变量
毕淑敏曾说过：“我不相信命运，我只相信自己的手；我不相信手掌上的纹路，但我相信手指加上手掌的力量”。在这个快节奏的社会，只有自己能力不足才会被卷，踏踏实实沉下心来学一些技术，及时记录，方便以后复盘。
04-05 5064
一、学习内容（下半部分） 二、数据类型 三、常量 （1）整数型变量 （2）x和z （3）负数 （4）符号常量（parameter和localparam） 四、变量 （1）nets型变量 （2）register型变量 （3）memory型变量（数组） 五、思考和小结 （1）思考 （2）小结
VerilogHDL的数据类型[归类].pdf
10-20
Verilog HDL的数据类型 Verilog HDL 是一种高级硬件描述语言，用于描述数字电路的行为。数据类型是 Verilog HDL 的基础组件之一，它定义了变量或信号的类型和行为。 1. 常量 Verilog HDL 的常量可以分为四种基本...
Verilog HDL数据类型详解
"数据类型-veriloghdl那些事儿-整合篇" 在Verilog HDL中，数据类型是构建逻辑设计的基础，分为线网类型和寄存器类型两大类。 1. **线网类型**： 线网类型主要用于描述硬件元件之间的连接，它们的值由驱动其的元件...
12-Verilog HDL多路选择器设计.7z
03-09
1. **数据类型**：在Verilog中，基本的数据类型包括`reg`（寄存器）和`wire`（无源线）。`reg`用于存储数据，而`wire`用于连接不同模块或表示信号路径。 2. **结构化语句**：如`always`块用于描述时序逻辑，`assign...
Verilog VDL编写的四选一数据选择器报告
05-18
Verilog VDL编写的四选一数据选择器报告，第一次使用Quartus 2，步骤详细，里面有附源代码。
2选一数据选择器源代码（verilog HDL）
05-19
2选一数据选择器源代码（verilog HDL）
MUX数据选择器底层原理及Verilog实现
weixin_43983766的博客
09-19 4733
在理解数据选择器的时候我们往往会有这样的问题：数据选择器的底层是怎样的？对于8选一，只需要将X的位数变为3位X[2:0]，对于16选一，只需要将X的位数变为4位X[3:0]，以此类推。从表达式中可以看出来，当确定某一个X的组合时，如X=00，那么不满足该条件的其它项都为0，最后Y的结果为。对于多位对多位的输入比如输入为4bits*4，输出为4bits，只需要将上1比特4选一复用器按位拓展。首先考虑一个简单的一位多输入选择器（四选一输入D[3:0]，片选信号X[1:0]，输出Y）
Verilog HDL语法-数据类型
qq_27776921的博客
07-27 3868
Verilog HDL语法-数据类型、运算符数据类型物理数据类型连线型寄存器型抽象数据类型整型时间型实型参数型运算符 数据类型 在Verilog HDL中共有19种数据类型。这19种数据类型可以划分为两大类：物理数据类型（主要包括连线型及寄存器型）和抽象数据类型（主要包括整形、时间型、实型及参数型）。 物理数据类型 连线型 寄存器型 抽象数据类型 整型 时间型 实型 参数型 运算符 ...
Verilog数据类型
热门推荐
xiaominthere的专栏
10-01 2万+
作者： 原作网址：
在Verilog中如何给端口选择正确的数据类型
qq_27386569的博客
11-18 2695
今天要介绍的知识点相信很多同学都已经很清楚了，在这里做介绍只是对我和一些新手做一下知识的巩固。 那么到底如何理解输入和输出端口到底是使用reg类型还是wire类型？ 如图1 所示，对于输入A和输入B来说，我们只能使用线网类型，但是，输入A和输入B这两个端口可以由寄存器和线网所驱动。也就是说，寄存器和线网可以连接到这两个输入端口作为输入源。对于输出端口Y来讲，可以是线网，也可以是...
【 Verilog HDL 】寄存器数据类型（reg）与线网数据类型（wire，tri）
Reborn Lee
09-19 1万+
寄存器数据类型 Verilog中规定，凡是在程序块中被赋值的变量，都必须是寄存器类型的。（程序块：例如always块） 这里未免还是会让人产生疑惑？寄存器数据类型的变量最后一定会被综合成寄存器吗？ 对应于实际的数字电路中，如果该程序块描述的是时序逻辑，则该寄存器变量对应为寄存器；如果该程序块描述的是组合逻辑，该寄存器变量对应为硬件逻辑；如果该程序块描述的是不完全组合逻辑，那么该寄存器变量...
Verilog中基本的数据类型
坚持
01-01 1万+
Verilog中共有19种数据类型。 基本的四种类型： reg型、wire型、integer型、parameter型。 其他类型：large型、medium型、small型、scalared型、time型、tri型、trio型、tril型、triand型、trior型、trireg型、vectored型、wand型和wor型。 这14中数据类型除time外都与基本逻辑单元建库有关。 ...
verilog中的基本数据类型
耐心的小黑的博客
06-19 8718
Verilog 最常用的 2 种数据类型就是线网（wire）与寄存器（reg），其余类型可以理解为这两种数据类型的扩展或辅助。 一、线网（wire） wire 类型表示硬件单元之间的物理连线，由其连接的器件输出端连续驱动。如果没有驱动元件连接到 wire 型变量，缺省值一般为 “Z”。举例如下： wire interrupt ; wire flag1, flag2 ; wire gnd = 1'b0 ; 线网型还有其他数据类型，包括 wand，wor，wri，triand，trior，tr
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值