芯动科技2023校招 FPGA岗位笔试

这篇博客涵盖了数字逻辑设计的多个方面,包括卡诺图化简、逻辑表达式推导、电路时序分析、Verilog代码理解和异步FIFO控制器的设计。还涉及了CRC模块检测及跨时钟域数据传输的代码实现,是数字电路与VHDL/Verilog设计的综合实践探讨。
摘要由CSDN通过智能技术生成

9道题简答题

卡诺图化简,并画出对应cmos电路。

根据电路图写出逻辑表达式。

分析电路的建立时间和保持时间是否违例。

给出一段verilog代码分析有什么电路功能。

异步FIFO控制器,8位,32深度,问功能检测点,UVM验证框架。

一段代码画出时序分析图。

CRC模块检测

最后一题是跨时钟域的数据传输,手撕代码。

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值