山东大学数字逻辑实验8中规模集成电路功能器件（含原理图的设计方法与完整图，含管脚定义和结果实物图）

实验目的

(1) 了解中规模集成电路功能器件使用方法；

(2) 学习 4 选 1 数据选择器的使用；

(3) 熟悉 EDA 工具软件的使用方法。

实验设备及器件

(1) 操作系统为 WINDOWS 7 的计算机一台;

(2) 数字逻辑实验系统一台;

(3) 4 选 1 数据选择器 74LS153 以及基本逻辑门电路若干。

实验内容及说明

在掌握数据选择器功能表示和使用方法的基础上，要求使用 4 选 1 数据选择 器 74LS153 实现逻辑函数 F(x4,x3,x2,x1)=∑(0,1,4,6,9,10,11)。在 Quartus II 器 件 74LS153 中，GN 为使能端，A，B 为数据选择端（B 为高位、A 为低位），C0、 C1、C2、C3 为数据输入端，Y 为输出端。要求给出使用数据选择器实现逻辑函 数的设计方法，并做出相应的原理图。

原理图设计

 

实验步骤

(1) 原理图输入：根据逻辑电路图，采用图形输入法在计算机上完成实验电路 的原理图输入。

(2) 管脚定义：根据图 3.1 硬件实验平台资源示意图和附录一平台资源和 FPGA 引脚连接表完成原理图中输入、输出管脚的定义。

将数据选择器的输出 Y 锁定在 LD0 上。

将数据选择器的输入x4,x3,x2,x1分别锁定在K0,K1,K3,K2上,GN在K9上。

(3) 原理图编译、适配和下载：在 Quartus II 环境中选择 EP2C8Q208C8 器件， 进行原理图的编译和适配，无误后完成下载。

(4) 功能测试：改变 K3-0 的状态，LD0 的显示将与函数 F ( x4321 ,,, x x x ) 的值相 对应，若有错则重新调试。

(5) 生成元件符号

实验结果

当GN为1，输出始终为0，符合预期

当GN为0，输入全为0，输出为1，符合预期

当GN为0，输入x2,x1,x3,x4为1000，输出为0符合预期

波形图：

如能打赏，不胜感激[叩谢]。