1 前言
1.1 声明
本文依据个人试验及工作经验整理而成,如有错误请留言。
文章为个人辛苦整理,付费内容,禁止私自转载。
1.2 内容概要
本文主要讲述vivado ip库中FIFO Generator和AXI-Stream Data FIFO,当数据已经填满FIFO后,继续写数据会造成的后果。
2 FIFO Generator
测试对象为VIVADO IP库中的FIFO Generator,未采用AXI接口。
向FIFO设置深度为256*int,通过向FIFO写入值为0~279一共280个int型数据,使能FIFO的输入端口,禁用FIFO输出端口,现象如下:
从图上可以看到,在写入第254个数据时full信号被拉高了。
检测到full信号被拉高后计时10时钟周期使能FIFO输出端,现象如下:
从上图可以看到,254~277之