vivado约束文件的语句先后问题

于 2022-11-16 16:25:23 发布
阅读量300 收藏
点赞数
文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/a12232222/article/details/127887399
版权
在创建Xilinx PCIe核的过程中，发现XDC文件中的约束顺序会影响PCIe插卡的识别。具体表现为后面的约束会覆盖前面的约束。当将特定时钟约束（sys_clk_p/n）放置在refclk_ibuf约束之前时，PCIe插卡能被正确识别。反之，则可能导致识别失败。这一现象验证了约束文件中后面的约束具有更高的优先级。
摘要由CSDN通过智能技术生成

Xilinx PCIe XDMA使用指南 | 电子创新网赛灵思社区

参考这个链接建了一个PCIe核，实际测试过程中，发现修改XDC文件里面的约束，会让PCIe插卡可能会被识别失败

之前有看到过说，XDC约束文件中，放在文件后面的约束会“覆盖掉前面的约束”，在模仿参考链接建立PCIe核的时候，体验了一把。

下图中sys_clk_p/n为来自上位机100M参考时钟，自己添加的。

refclk_ibuf为生成样例工程时候。

1.当我把绿色框框里面的内容放到后面，蓝色框框额内容放在前面，PCIe插卡不能够被主机识别。

2.当我屏蔽掉绿色框框里面的内容，PCIe插卡能够被上位机识别。

3.当我把绿色方框放在前面，蓝色方框放在后面，PCIe插卡能够被上位机识别。

1、2、3对比下来，验证了之前看到的，后面的约束会覆盖掉前面相同的约束。

 

么么拖拉机
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
基于FPGA PCIe管脚硬件接错案例分析与解决方案
whm128的博客
04-26 962
本案例基于xinlinx FPGA K7系列。由于在FPGA中，PCIE属于硬核资源，相应的管脚其实时约定好的，在手册中有专门的定义，不可以自己定义。如果你真的接错了，那也可以有解决方案，在约束文件XDC中添加以下约束，即可解决，说明FPGA还是很强大的。（K7 676为例，其他参考自定义）由于在设计中，PCB走线时，考虑到不是很方便，调整了PCIe的线序，导致在调试中，一度识别不了PCIe接口。应该如何去分析和解决。首先，除非特殊情况，一般PCIe应该按照手册约定的管脚去约束，不应该擅自定义。
Vivado使用入门之四：时序约束操作大全
最新发布
zyp626的博客
09-13 1865
点击Edit Timing Constraints，进入设置界面，左侧中显示可设置的约束类型，默认是选择Create Clock，点击红框中的“+”号，进入添加界面。在timing constraints中显示了可设置的约束，左侧点击要设置的约束类型，右侧序号2位置处自动显示该类约束，此时再点击3，自动进入创建约束的窗口中。​Constraints Wizard流程下将会以引导式的方式帮助用户设置约束，以综合后的设置为例，在Flow Navigator窗口中，进入。
FPGA Vivado XDC 约束文件编写方式语法笔记
热门推荐
Blaze_Xu的博客
12-29 3万+
参考手册: UG625：https://china.xilinx.com/support/documentation/sw_manuals/xilinx14_7/cgd.pdf 一、时钟约束 1.时钟clk0的周期为10ns占空比为50%相移为0其约束形式为： clk0: period = 10, waveform = {0 5} // {0, 5} 表示一个周期的波形中0ns - 5ns 为高。 2.时钟clk1的周期为8ns占空比为75%（6ns）相移为2ns其约束形式为： clk1: period
LabVIEW FPGA PCIe开发讲解-7.5节：修改底层XDC约束文件以适配用户自己做的或者第三方的FPGA PCIe硬件
qq_40694786的博客
03-28 1329
本节我们重点讲解一下一个非常重要的问题：那就是如果用户自己做的板子没有参考黑金AX7103原理图，或者网上买了其他家成熟的PCIe FPGA硬件，那么用户需要注意哪些地方才能让我们封装的LabVIEW FPGA PCIe Socket CLIP完美适配呢？ 不知道大家还记不记得我们曾在第五章里面，告诉大家如何修改FPGA引脚来适配自己板子上的晶振时钟，让FPGA能够运行起来；同理，PCIe也有几个非常重要的引脚可以在xdc顶层约束文件里面修改。编译的时候会自动覆盖底层网表文件里面的引脚定义。这一点我们比黑金
xilinx gt ip 位置约束
timewh的专栏
04-28 2068
覆盖xilinx ip自动生成位置约束最好的办法不是disable掉ip的位置xdc，而是使用优先级更高的约束去自动覆盖：（位置约束覆盖这个概念在xdc尤其对于gt的ip是非常有效的） 如果使用具体的pin脚位代LOC命令那么，怎么快速找到对应的位置呢？ 一种方法可以使用get_package_pins命令通过PIN_FUNC来查找，因为PIN_FUNC是有规律的： 在配合tcl脚本可以简化需要的约束描述。 在log查看执行结果： 第二种方法就是打开手动disable..
Vivado中约束脚本使用汇总
06-25
在 Vivado 中，约束脚本通常以 xdc 文件的形式存在，用于指导 Vivado 的 Synthesis、Implementation 和 Bitstream 生成等过程。 以下是 Vivado 中约束脚本的使用汇总： 1. 管脚约束脚本及用法 管脚约束脚本用于...
vivado 约束指导手册
12-28
xilinx官方提供的vivadao约束指导，详细介绍fpga设计中的各种约束问题
Vivado集成开发环境时序约束
11-15
在 Vivado 中，时序约束主要通过 Synopsys Design Constraints (SDC) 文件来设定。SDC 是一种文本格式，允许设计者指定时钟关系、路径约束和其他设计规则。以下是一些常见的时序约束类型： 1. **时钟约束**：定义...
vivado软件bin文件固化步骤
03-07
### vivado软件bin文件固化步骤详解 #### 一、前言 在FPGA设计与开发过程中，将设计结果固化到硬件设备中是一项重要的步骤。本文将详细介绍如何使用Xilinx Vivado 2017.4版本软件进行bin文件的固化流程。通过本教程...
Vivado约束指导手册
06-08
Vivado约束指导手册
ZYNQ7000-FPGA入门
ZHUANG
12-20 1553
开发板：zedboard 开发环境：Vivado 2013.4操作步骤 新建RTL工程，选择开发板ZedBoard源文件：描述逻辑 约束文件：硬件引脚与符号的对应关系 IP文件：外设封装，类似于C语言的库 添加verilog文件和引脚约束文件XDC（constraints） 综合->实现->生成比特流，这里有完整的日志文件 打开硬件管理器，并发现xc7z020_1这个设备Vivado IDE
xilinx ip xdc修改
timewh的专栏
08-31 1386
大概有4种方法可以修改xilinx ip xdc,本文主要指gt相关的位置约束（一般来说xilinx ip默认生成的pcie gt lane序和Verilog top Port的索引下标是反的）以上tcl是打开综合后的网表，Layout->IO Planning手动调整需要的pin位置信息后自动生成的。对于ip通常xilinx是不允许（也不建议）用户修改的，默认都是xdc都是read only的状态。4,ip配置时直接将LOC约束disable（此方法最优）但打开综合后的网表看着结果好像是对的！...
基于FPGA的PCIe设备如何才能满足PCIe设备的启动时间的要求？
neufeifatonju的博客
08-17 2541
根据PCIe的协议，当设备启动后，PCIe设备必须满足启动时间的要求，即上电后100ms内，完成PCIe设备的初始化。如果不能满足PCIe设备启动时间的要求，则lspci可能无法检测到基于FPGA的PCIe设备，需要reboot服务器。众所周知，FPGA芯片规模越来越大，那么如何做才能满足PCIe设备的启动时间的要求呢？ 7系列FPGA常见的配置模式如下图所示： SelectMAP和Master/SlaveSerial是Xilinx早期的FPGA两类配置模式，SPI配置模式为SPI接口允许FPG..
vivado的物理约束之电平区别
andy_huaqiao的专栏
06-23 1560
物理约束 在写.sdc约束文件时，要做的第一件事情就是使用create_clock对进入FPGA的时钟进行约束。其语法格式如下： create_clock[-add] [-name <clock_name>] -period <value> [-waveform<edge_list>] <targets> 参数解释： -name表示生成的时钟名称 -period表示时钟周期，单位为ns -waveform可以详细描述时钟占空比及其上下移位置 &l
电阻的分类和选型
wangjie36的博客
09-24 6066
一般情况下以流经二级管的电流为 2 至 3mA 就可以满足正常发光的要求，以台湾亿光 0603 封装 LED 为例， 由下图的数据手册可得，二极管上的管压降正常为 2V ，在上述电路中， 电 源电压为 5V,，因此我们的电阻阻值为 R=3V/3mA=1k。因为此时电阻上的压降为 3V ，根据 P=U2/ R=9/ 1000=0.009W ， 由于 0603 电阻的功耗为 0.1W ，，因此 0603 的电阻功耗，满足此时的需求。导体的电阻通常用字母R表示，电阻的单位是欧姆，简称欧，符号为Ω。
时序约束实战（vivado中时序分析软件的使用）
居安士的博客
09-13 4070
FPGA（vivado）时序约束的步骤实现
vivado 覆盖ip核生成的xdc约束
q774318039a的博客
04-03 5935
http://bbs.elecfans.com/jishu_1681130_1_1.html 使用PCIE等IP时，IP核例化生成的文件中包含了xdc以固定引脚分配，该xdc是read only的，但还是有办法修改，麻烦一些而已。Vivado默认使用此xdc文件，因此用户在综合后重新设定引脚绑定后，生成的用户xdc与ip xdc冲突，用户的约束不管用。解决此问题的方法是，在xdc下面的用户位置约...
FPGA-PCIe开发
Shaliew
05-26 1万+
/*Ver. 1.0*/ 说在前面：在接触PCIe之前学习了点DDR3的理论知识，在Xilinx的V709上跑了一遍例程，自己也例化了MIG核通过控制逻辑实现了简单的DDR3读写数据，这部分内容分享在新浪博客里边，这里就不累赘重述了，此博客单单是总结、记录在接触PCIe后从一只小白到一只菜鸟的进阶过程(难免有些没记录到，希望可以CSDN的博客能支持续编辑)。感谢CC师姐，LH师兄，DM师兄还有实...
Xilinx基于PCIE的部分重配置实现（一）
ladywn的专栏
10-08 1万+
本博文主要是对基于PCIE（mcap）的部分可重构实现的步骤做一个简单的演示，如有错误之处，欢迎批评指正。值得说明的是，基于PCIE的部分可重构需在ultrascale系列及ultrascale+芯片才能实现，具体哪些系列能实现哪种配置方式如下图所示：     图1         本质上来说，无论是JTAG还是ICAP或者MCAP以及其它FPGA的配置方式，目的都是配置FPGA的逻辑。...
vivado约束文件
05-26
Vivado约束文件是一个重要的设计文件，它用于对FPGA设计进行时序约束。在Vivado中，约束文件的扩展名为“.xdc”，它包含了时钟频率、时序延迟、时钟分配以及IO管脚等信息。通过正确地编写约束文件，可以确保FPGA设计的时序满足要求，从而提高设计的可靠性和稳定性。 在编写Vivado约束文件时，可以使用Vivado自带的约束编辑器，也可以手动编写。约束文件的基本格式如下： ``` # 注释行，以“#”开头 set_property <属性名> <属性值> [<对象>] [;] ``` 其中，属性名和属性值是必须的，对象是可选的。常用的属性包括： - `PACKAGE_PIN`：指定IO管脚的引脚位置； - `IOSTANDARD`：指定IO管脚的标准； - `CLOCK_PERIOD`：指定时钟周期； - `NET`：指定信号的名称； - `TIMEGRP`：指定时序组，用于约束时序关系； - `OFFSET`：指定时序偏移量。 例如，下面的代码片段定义了一个时钟信号和一个输出信号，其中时钟频率为100MHz，输出信号延迟1个时钟周期： ``` # 设置时钟信号 set_property -dict { PACKAGE_PIN P17 IOSTANDARD LVCMOS33 } [get_ports { clk }] create_clock -period 10.000 -name clk -waveform {0.000 5.000} [get_ports { clk }] # 设置输出信号 set_property -dict { PACKAGE_PIN N1 IOSTANDARD LVCMOS33 } [get_ports { out }] set_output_delay -clock clk 10.000 [get_ports { out }] ``` 需要注意的是，约束文件中的属性名和属性值都是大小写敏感的。因此，在编写约束文件时要仔细检查每个属性的拼写和大小写。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值