前文:今晚忙碌了一天,终于有时间去学习,偶然看到了差分走线相对于单端走线的优点。(原文链接:
https://blog.csdn.net/qq_39350681/article/details/88018194)我一开始是觉得很有道理的。但是今天想了想,差模阻抗随着耦合程度的不同发生变化。那变化究竟是怎么样的呢,是变大还是变小,变化程度又是多少。
其实差模阻抗的表述也是错误的,在信号完整性与电源完整性分析(第三版)中写道,只有差分阻抗和奇模阻抗、共模阻抗和偶模阻抗,不存在其他表述。
好了,回归正题。先说一下基本的知识,在耦合状态下,信号线1可分为自身的电容C11和互容C12,耦合得越近,信号线1和返回路径之间的边缘场被临近的信号线阻断了,C11减小,C12增大,但是负载电容CL没有较大变化。自感会略微减小,互感会增加。但是即使间距再小,最大的相对耦合度C12/CL也不会超过15%。
接下来重点来了,差分线可以分为三种情况:
1. 当信号线2被固定在0电位,则信号线1的单端特性阻抗基本维持不变
2. 当信号线1从0V上升到1V时,而信号线2从0V下降到-1V时,随着间距的减小,单端特性阻抗会减小。如图:
3. 当线1、2从0V上升到1V时,随着间距的减小,单端特性阻抗会增加。如图:
这三种情况下,信号线1的特性阻抗随两条信号线间距的变化情况如下:
当然这里有一个前提:当线间距小于3倍线宽时,临近信号线的存在影响到第一条线的特性阻抗,此时必须考虑与它的接近程度及其驱动方式。
对带状线而言,相比于线间距等于3倍线宽的无耦合情况(可以降低70%),在可制造的最小间距(如线间距等于线宽)下,存在耦合时的差分阻抗也仅仅减小了约12%。
完
PS:我所引用的是信号完整性与电源完整性(第三版)里面的内容,如果有理解错误的话,请帮我指正一下。