十几种修复setup和hold违例的方法

最新推荐文章于 2023-11-06 11:29:05 发布
最新推荐文章于 2023-11-06 11:29:05 发布
阅读量2.2k 收藏 42
点赞数 2
文章标签： 笔记 经验分享
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/a617561994/article/details/132782962
版权

修复setup

Setup violation的本质是一个时钟周期内上一级寄存器锁存的数据无法正确的传输到下一级寄存器并被正确地锁存，也就是数据跑的太慢了。

方法一：减少path上的buffer数量

           这会减少cell delay；cell级数减少了，减小的程度应该是小于“remove buffer的数量 ✖ 原来的cell delay“。但是会增加net delay，net wire总长度变大，RC参数变大，RC曲线更加绵长。

方法二：使用一对inverter替换buffer

           跟只用一个buffer相比，一对反相器会两倍的减少transition time，所以这会减少RC delay。而一个buffer的cell delay约等于一对inverter的cell delay，但是net delay减小了，所以总的delay减小了。

方法三：swap VT

           换cell的VT，就是把HVT换成SVT/RVT或者LVT。相同情

最低0.47元/天 解锁文章
数字后端小菜鸡
关注
  • 2
    点赞
  • 踩
  • 42
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
Hold Time违例，该如何解决
jk_101的博客
05-15 32
在Place Design之后再去看Hold Time，如果此时Hold Time的违例比较小（比如-0.05ns），还是不需要理会的，因为工具在布线时会修复Hold，但如果Slack太大了，无法修复了，就会牺牲setup来弥补hold。如果出现了hold的违例，我们首先要分析时序报告，看是不是clock的skew太大了，hold违例一般都是时钟的skew太大导致，如果skew太大，就要检查原因了，是不是时钟路径上有buffer导致的，或者是因为时钟跨SLR这种路径太长导致。
FPGA常见警告与FPGA错误集锦
04-22
1.Found clock-sensitive change during active clock edge at time on register "" 2.Verilog HDL assignment warning at : truncated value with size to match size of target ( 4.Following 9 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results Found pins functioning as undefined clocks and/or memory enables .Timing characteristics of device EPM570T144C5 are preliminary Design contains input pin(s) that do not drive logic Timing Analysis does not support the analysis of latches as synchronous elements for the currently selected device family
Setup Time 、Hold Time、Setup check、Hold check，同步异步 及违例修复
aa666888io89的博客
08-26 9816
一、概念 建立时间：触发器（DFF）时钟上升沿到来之前，数据需要保持稳定的最小时间间隙就是建立时间。简而言之，时钟边沿触发前，要求数据必须存在一段时间， 这就是器件需要的建立时间。如不满足建立时间，这个数据就不能被这一时钟打入触发器。 保持时间：触发器（DFF）时钟上升沿到来之后，数据需要保持稳定的最小时间间隙就是保持时间。简而言之，时钟边沿触发后，数据也必须保持一段时间，以便能够稳定读取， 这就是器件需要的建立时间。如果hold time 不够，数据同样不能被打入触发器。 ...
FPGA hold违例
qq_39378501的博客
10-28 1728
FPGA hold违例一般是异步信号导致的，可以通过以下几种方式解决： 1. set_false_path或者set_multicycle_path set_false_path -from <startpoints> -to <endpoints> set_multicycle_path <num cycles> -from <startpoints> -to <endpoints> 2. async_fifo 异步fifo，传统方法 3. x
修复setup violation的方法总结
kobayashiyou的博客
07-19 1万+
innovus修复setup violation的方法总结 简单来说，setup检查是为了检查数据传输不能太慢，否则，在capture edge就不能正确的锁存数据。修复setup的方法分为以下几种。 1. DCG综合 DCG是DC的SPG MODE。其中包含了虚拟布局布线技术，使得在RTL综合期间预测布线拥堵。从而自动优化网表以达到减少cong.的情况。 参考文件：https://max.book118.com/html/2018/1014/8076024016001127.shtm 2. place 阶
数据路径的net延时过大导致setup时序违例
qq_43416206的博客
08-09 451
是的，Vivado是timing driven的工具，意味着会尽力对slack最差的路径做修复，浪费了大量资源以及runtime. 其他net或者绕路，或者已经提前放弃，不作努力了.在set_clock_groups中这么用get_ports adc_clk_p是不对的， 可以写成 [get_clocks -of [get_ports adc_clk_p]]是的，如果加了忽略时钟的约束，那么布局布线工具对待跨时钟域的信号就直接布线，完全不去考虑setup和hold要求，因为根本没有这些要求.
setup,hold修复
最新发布
Yansiwei777的博客
11-06 939
信号完整性（SI，signal integrity）violation的一种，SI据我所知也就只和crosstalk有关。对于case1的解决方案在发生以下情况不适用，在同一工作条件下，前一个模块存在hold违例，经过插buffer修正，却因此导致下一个模块存在setup违例。4）换setup/hold corner下skew更小的cell，如Iwt,这样setup和hold互卡情况会缓解。2）路径上的crosstalk（串扰）过大，对setup和hold都有影响。2）clock的ndr设置好。
Less is more——如何修复setup violation?
IC后端小白的博客
08-28 3155
对于setup violation，大家一定都非常熟悉，网上也有很多相关的资料。今天我们来介绍下对于项目后期ECO阶段，我们如何来修复setup violation. 首先我们来回顾一下setup的定义，简单来说，setup检查是为了检查数据传输不能太慢，否则，在目的寄存器的capture edge不能正确的锁存数据。如下图所示 用公式简单表示为： Tlaunch为launch clock path delay Tcapture为capture clock path delay Tdp为data pat
握手信号出现时序违例怎么办
Bradji的博客
05-10 740
如果你参加过IC校招面试，自然会被问到“setup/hold的概念，以及setup/hold违例怎么办？” 这时候，你肯定会立马在脑海中从打拍或者插buffer两个答案中选一个。但是在实际项目中，往往没有这么简单。举一个实际的场景： AXI master和AXI slave这一簇信号出现setup时序违例怎么办？ 1、从AXI master 到AXI slave 出现setup违例; 2、从AXI slave 到AXI master出现setup违例； 3、两者都出现setup时序违例。.
setup time和hold time
weixin_44378800的博客
04-20 6471
数字IC中的setup time和hold time
DreamWeaver文件保存时提示"发生共享违例"问题分析及解决方法
09-24
就在刚刚修改玩保存DreamWeaver文件时提示"发生共享违例"问题,很是疑惑，于是搜索了一下，把方法拿出来和大家分享，感兴趣的朋友可以了解下哦
FPGA时序约束的6种方法
08-14
对自己的设计的实现方式越了解，对自己的设计的时序要求越了解，对目标器件的资源分布和结构越了解，对EDA工具执行约束的效果越了解，那么对设计的时序约束目标就会越清晰，相应地，设计的时序收敛过程就会更可控。
ug6.0内存违例解决方法
04-26
rt解压后拷备ugii_simpl_chinese.lng到*\UGS\NX 4.0\LOCALIZATION目录下覆盖即可,在ug4.0和ug6.0下有效。
cdc.zip_0in cdc check违例_CDC_zip
09-14
willian doc private .. cdc check file zip file ...
详解Android StrictMode严格模式的使用方法
01-05
Android 2.3提供一个称为严苛...StrictMode是一个十分有用的类，它可以很方便地应用于检查Android应用程序的性能和存在的问题。当开启这个模式后，开发者能很好地检查应用中存在的潜在问题。 StrictMode分为以下两种策
IC后端各个阶段修setup violation的方法
weixin_44675561的博客
06-07 925
1、如果违例严重，就要考虑是否是因为floorplan不合理（本身block的形状、port的位置、memory以及IP的位置不合理），解决方法就是优化floorplan。2、如果setup violation 比较小那么可以通过细分group_path并且提高相对的weight值，或者通过useful skew 等方法来解决。2、细分group_path，将某些重要的逻辑单独拿出来，设为一个group_path，并且给予一个相对较高的weight值。修timing之前要找到问题，这样就可以高效的解决。
setup&hold time概念及违约修复
热门推荐
weixin_44502896的博客
08-04 1万+
setup&hold time概念及违约修复 从D触发器的构成来认识setup&hold time 众所周知，setup和hold作为timing分析与验证中最重要的概念之一，是时序电路正常工作必须满足的条件。但是很多初学者甚至某些工作数年的工程师，对时序电路需要验证setup和hold背后的原理可能并不清楚。下图是上升沿触发的D触发器的一种典型的基于传输门的设计原理：上升沿D触发器原理图首先我们先把注意力集中在电路的前半部分。假设CLK的初始状态为0，此时第一个传输门导通，信号走向为：D
硅芯思见：setup和hold violation原来是这么回事儿
m0_46345246的博客
12-23 6721
题外话：西安发生了疫情（新冠和出血热），但是一切都会过去，雨后总会天晴！！！ 在后仿真过程中经常会遇到关于setup和hold violation的问题，但是关于setup和hold time的产生原因和由来很多人还比较朦胧，为此本文通过解剖一个边沿触发器简要说明setup和hold产生原因。 解剖示例 上图为触发器的简要示意图（clk和’clk为反向时钟）。T1和T4同时导通，T2和T3同时导通，且T1、T4和T2、T3导通状况互反。其中T1、T2、T3、T4均为传输门，均为电平敏感，所以所谓的
设计中可能会同时发生setup和hold的violation么？
fir2345的博客
06-08 387
STA工具分别在max和 min条件下，分析setup/hold的违例，即设计中同时发生setup/hold违例可能发生在同一个工作条件下，也可能发生在不同的工作条件下。因此，在这种情况下，我们的hold slack是负的。再复制一个与门，在修复IN -> A -> C -> OUT路径上的hold violation的同时，而没有增加A -> D和B-C的延时。2、在A 上插入buffer，但是这会增加A -> D的延时，加剧A -> D的setup violation。
修复setup和hold time违例
06-06
### 回答1： 修复setup和hold time违例是指在设计中，考虑到信号延迟和电气噪声问题，通过调整时钟信号的延时或调整数据信号到达寄存器的时间，以确保在时序约束内的正确数据采样。其中setup time是指数据必须在时钟的前沿或上升沿之前准备好，以便芯片在时钟沿的下降沿时读取数据。而hold time是指数据应该保持在输入端等待足够的时间，以确保芯片在时钟沿的下降沿时正确地读取数据。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值