VHDL_BaseGrammer 百度文库
VHDL基础——阿傥的博客csdn
TYPE 数据类型
VHDL 中Others 的用法
VHDL event 属性
VHDL generate 语句使用
VHDL 属性语句之attribute
请问在VHDL里将一个信号置为open是什么意思?
FOR LOOP 语句
vhdl reverse_range
VHDL中assert是什么
VHDL断言语句与报告语句