Sondrel开发性能验证环境以快速创建ASIC

已于 2022-04-30 12:04:09 修改
阅读量609 收藏
点赞数
文章标签： arm开发 dsp开发 fpga开发 硬件工程
于 2022-04-30 12:01:47 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/allen_alice/article/details/124510733
版权
Sondrel采用性能验证环境（PVE）技术，通过Synopsys SystemC仿真模型快速调整参数，以优化ASIC性能。PVE允许在数小时内而非数周内完成性能测试，提高了设计效率。该方法利用Python-in-SystemC内嵌技术，与多种EDA工具兼容，能在UVM环境准备前评估RTL性能，降低了开发风险。
摘要由CSDN通过智能技术生成

Sondrel开发性能验证环境以快速创建ASIC

英国雷丁

创建定制ASIC（专用集成电路）的一个重要阶段是验证定制ASIC是否以可能达到的最佳方式完成其任务。一般可通过合成并运行RTL来验证，判断ASIC的运行情况是否符合最初设定的性能规范。经过调整设计后，其性能会随着每次RTL运行有所提升，但每个迭代周期都需要数周才能产生影响。

Sondrel开发了一种名为性能验证环境（PVE）的方法，据此创建Synopsys®SystemC仿真模型，并通过模型调整各类参数，从而了解参数变化对性能规范的影响。每个变量无需花费过长时间即可建模并在数小时内运行，而若是尝试使用RTL仿真则需数周时间。RTL仿真日益精确，但相比于这种新的建模方式在数日内即可达到最佳配置的速度而言，其精确度就显得微不足道了。精确度和速度之间已经达成了一定的平衡。这使得Sondrel借助配置方便快速且风险较小的优点，成功为客户创建了许多项目。

该方法首先使用勘探平台获取

最低0.47元/天 解锁文章
Allen_Semi
关注
FPGA,ASIC开发工具
08-02
FPGA,ASIC开发工具,介绍一些FPGA、ASIC中常用的开发工具。
ASIC的一些技巧和软件
sxlwzl的专栏
12-15 2289
zz ： http://bbs.eetop.cn/thread-138262-1-1.html 安装全套Synopsys软件－－关于操作系统的选择 操作系统的选择很重要，我试过了ubuntu7.10，8.04，都或多或少有问题，RedHat9，AS3，SuSe10.2，CentOS4.6，CentOS5.2都有问题，总之不能全部安装，最后我用了RedHat AS 4，成功，所有
ASIC设计流程及常用工具
qq_43346310的博客
03-16 213
ASIC设计流程
ASIC设计流程和流程中用到的工具
little_ox的博客
06-24 744
ASIC设计流程及对应EDA工具简介
搞IC的小冯
03-10 1272
ASIC设计流程及各个环节中常用的EDA工具
恩智浦发力终端智能,推出6.88元人民币高性能处理器.pdf
09-25
Musca-S1支持28nm FD-SOI eMRAM技术，提供了更安全的内存选项，替代传统的嵌入式闪存，可以在更低功耗下实现更可靠的设备开发，适合40nm以下的工艺技术，为物联网SoC设计者提供了更大的灵活性。 综上所述，这些技术...
ASIC/FPGA开发流程及工具
chipsea_mltsum的博客
03-06 1083
电路设计语言： verilog / VHDL 电路仿真工具：VCS/ VSS Synopsys 仿真综合：DC Compile Synopsys 布局布线：candence 静态时序分析：Prime time Synopsys 测试：DFT Compile Synopsys ...
ASIC开发设计流程
热门推荐
菜头
03-11 1万+
ASIC开发设计流程 1. 使用语言：VHDL/verilog HDL 2. 各阶段典型软件介绍： a) 输入工具： Summit Summit 公司 b) 仿真工具： VCS, VSS Synopsys 公司 c) 综合器： DesignCompile, BC Compile Synopsys 公司 d) 布局布线工具: Dracula, Diva Cadence 公司 e) 静
ASIC设计开发流程
坚持
05-13 7722
ASIC设计流程 项目策划形成项目任务书(项目进度，周期管理等)。    流程：【市场需求--调研--可行性研究--论证--决策--任务书】。 系统说明及行为描述    确定设计对象和目标，进一步明确芯片功能、内外部性能要求，参数指标,论证各种可行方案，选择最佳方式，加工厂家，工艺水准。系统说明是芯片设计到逻辑和布局的第一步。它是在设计付诸实践之前来进行的，抽象地描述了被设计的数字电路的功能、端口...
FPGA与ASIC比较
weixin_30430169的博客
07-08 1047
转自http://www.openhw.org/module/forum/thread-658598-1-1.html 身份证 FPGA（Field－Programmable Gate Array），即现场可编程门阵列，是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC) 领域中的一种半定制电路而出现的，既解决了定制电路...
详解ASIC设计流程及用到得EDA工具
weixin_44973391的博客
06-06 5201
一、引言 ASIC即(Application Specific Integrated Circuit)专用集成电路。 IC设计可以分为两个部分：前端设计（逻辑设计）和后端设计（物理设计），这两个部分并没有统一严格的界限，凡涉及到工艺相关的设计可以称为后端设计。 二、前端设计流程 1.规格制定 芯片规格也像功能列表一样，是客户向芯片公司提出的设计要求，包括芯片需要达到的具体功能和性能方面的要求。 2.详细设计 根据客户提出的规格要求，拿出设计解决方案和具体时间架构，划分模块功能。 3.HDL编码 使用硬件描述
ARM base instruction -- sbfiz
xiaozhi
09-30 675
ARM base instruction -- sbfiz
【STM32开发环境搭建】-3-STM32CubeMX Project Manager配置-自动生成一个Keil(MDK-ARM) 5的工程
「汽车电子助手」的博客
09-29 1672
【STM32开发环境搭建】-3-STM32CubeMX Project Manager配置-自动生成一个Keil(MDK-ARM) 5的工程
ARM Process state -- SPSR
xiaozhi
09-30 1227
ARM Process state -- SPSR
ARM Process state -- CPSR
xiaozhi
09-30 737
ARM Process state -- CPSR
【STM32开发环境搭建】-4-在STM32CubeMX中新增Keil(MDK-ARM) 5的工程目录(包含指定路径的C和H文件)
「汽车电子助手」的博客
09-29 1076
【STM32开发环境搭建】-4-在STM32CubeMX中新增Keil(MDK-ARM) 5的工程目录(包含指定路径的C和H文件)
Armeria - 基于 Armeria 框架构建 gRPC服务
最新发布
CYK_byte的博客
09-30 400
配置 Armeria-gRPC 服务（这里没有使用 SpringBoot，默认构建 Bean）这里为了专注 Armeria-gRPC 的处理，使用 map 来替代数据库。Note：JDK 需要 11 及以上，Protobuf3.gradlew 跳过测试并构建，
ARM Process state -- PSTATE
xiaozhi
09-30 632
ARM Process state -- PSTATE
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值