SDIO电路设计注意事项

最新推荐文章于 2024-05-30 11:15:43 发布
最新推荐文章于 2024-05-30 11:15:43 发布
阅读量9.7k 收藏 23
点赞数 1
分类专栏： 射频 文章标签： 电路设计
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/asn1111/article/details/110775367
版权

SDIO电路设计注意事项

SDIO走线速率较高，尽量控制寄生电容
CMD、D0~D3走线长度以CLK走线长度为基准±3mil，需要时绕蛇形线
CLK走线尽量单独包地，从芯片管脚到SD接口的总长度越短越好，控制在2500mil以内，最好在2000mil以内
SDIO走线要保证不跨平面
射频走线最为理想的是微带线50Ohm管控，而不是共面波导50Ohm管控；同时射频走线上方能不铺绿油就不要铺绿油
电源走线能粗就粗一点，没坏处
模组PCB表面工艺一定要沉金1oz，有钱可以尝试2oz，但一定不能喷锡和裸铜
板材要选择Tg190及以上，最好200以上
2G链路中的滤波器最好加上，防止认证中各种问题
芯片底部的过孔一定要足量，否则会引起Mask问题
因为模组散热，将大电感及大电容从模组移至底板，增加模组本身散热能力
VCO电源上的磁珠不能省，而且要小心磁饱和
 

时光漫走
关注
  • 1
    点赞
  • 踩
  • 23
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
【PCB专题】Allegro高速电路Xnet网络等长约束——SDIO信号为例
一点硬件
08-07 1198
Allegro高速电路中设置等长，有可能会遇到信号中间串了电阻、共模电感的器件，那么我们就需要通过Xnet网络来进行等长约束。
SDMMC/SDIO的PCB设计要求
凡亿郑振宇的博客
08-25 648
低速卡的目标应用是以最小的硬件开销支持低速IO能力。3、所有的信号线尽量走在同一层，这样有利于信号的一致性，走线与高频信号隔开，空间准许的情况下，单根包地，空间紧张的情况下整组进行包地处理，走线需要有完整的参考平面；SD/MMC或者SDMMC是数字安全记忆卡（Secure Digital Memory Card）的简称，即SDMMC就是SD卡，SDMMC管脚定义如表1所示。2、SDMMC尽量放置在板边，方便插拔，ESD器件要靠近SDMMC来放置，走线需要先经过ESD器件再进入SD卡，不要打孔穿﹔
网络布线规范
06-16
公司综合布线管理规范为了管理、规范集团综合布线系统制定了以下规范
一文解决sdio的问题
最新发布
qq_66053389的博客
05-30 425
Sd_CLK 时钟是挂载到APB2总线上，从HSE引出，配置好预分频器，倍频器，锁相器，使得APB2总线达到最佳频率。3.1.1.2 如果在硬件设计上没有SD_READY引脚，那就先随便设计一个GPIO的输出模式，再需要注销以下代码。值得注意的是，在新版本的cubemx中，对于四线制的设计存在一个小bug，那就是追到最底层后。Sd_CLK在0-25M范围，所以需要在sdio配置里，给apb2分频。1.选好mcu 的选型，配置晶振，调试接口。至此，对于sdio的配置运行就结束了。
硬件接口之SDIO
xuhao0258的博客
08-08 1万+
  SDIO接口是在SD内存卡接口的基础上发展起来的接口，SDIO接口兼容以前的SD内存卡，并且可以连接SDIO接口的设备。 参考 SDIO1.0标准定义了两种类型的SDIO卡：   全速的SDIO卡，传输率可以超过100Mbps；   低速的SDIO卡，支援的时脉速率在0至400KHz之间。   SDIO协议是由SD卡的协议演化升级而来的，很多地方保留了SD卡的读写协议，同时SDIO协议又在SD卡协议之上添加了CMD52和CMD53命令。由于这个，SDIO和SD卡规范间的一个重要区别是增加了低速标准，低速
sdio/sd/emmc 硬件电路设计
热门推荐
ARM-Linux
08-11 6万+
DHC1_DATA0~DATA3/USDHC1_CLK/USDHC1_CMD 分别连接到 I.MX6U 的 I.MX6U 的。WIFI_INT和WIFI_REG_ON连接到I.MX6U。USDHC1_DATA0~DATA3/USDHC1_CLK/USDHC1_CMD 分 别 连 接 在 I.MX6U 的。注意： TF 卡接口和 SDIO WIFI 接口公用一个 SDIO，因此 TF 卡和 SDIO 不能同时使用！和 SDIO WIFI 接口公用一个 SDIO，因此 TF 卡和 SDIO 不能同时使用！
12G高速SDI信号简介及PCB设计
chukuangrenfff的博客
07-12 4228
12G高速SDI信号简介及PCB设计
SDIO总线详解 .docx
07-02
SDIO协议是由SD卡的协议演化升级而来的，很多地方保留了SD卡的读写协议，同时SDIO协议又在SD卡协议之上添加了CMD52和CMD53命令
SDIO接口（3）——SDIO总线接口
dkmknjk的博客
08-31 5086
SDIO是在SD标准上定义了一种外设接口，故名思义，就是SD的I/O接口的意思。
信号完整性研究系列--多长的走线才是传输线
Marvin_wu
08-18 2387
来源：于争博士《信号完整性研究》http://www.sig007.com        多长的走线才是传输线？        这和信号的传播速度有关，在FR4 板材上铜线条中信号速度为6in/ns。简单的说，只要信号在走线上的往返时间大于信号的上升时间，PCB 上的走线就应当做传输线来处理。我们看信号在一段长走线上传播时会发生什么情况。假设有一段60 英寸长的PCB 走线，如图1 所
超级全的PCB LAYOUT高速信号走线指南
bhxc809751502的博客
01-04 4706
Sensor电源有3个，AVDD（模拟电源）、DOVDD（数字IO电源）、DVDD18（数字内核电源），OV2735的电源如图2所示，并注意上电时序，一般先后上电顺序依次是AVDD、DOVDD、DVDD18，或者至少三者同步上电，而不能是反过来的顺序，对于时钟信号，一般做包地处理，减少对其他信号的干扰，还需要在源端加电阻和电容，减少过冲和振铃，从而减少对其他信号的干扰。RXD0，RXD1，RXD2，RXD3，RXCLK，RXDV走线要等长处理，相差小于 100mil，走线要尽量短，整条长度要小于15CM。
布局的注意事项
11-10
布局的注意事项，初学者可以拿来练习下，挺不错的
PCB设计：常用信号布线要求
wutianxin0
11-30 3450
PCB高速信号布线要求
各种布线原则
学习札记
08-12 2524
抗干扰设计原则： 1、选择合适的电源 2、电源线尽量加宽 3、电源加去耦电容 4、使用抗干扰元器件（电源滤波器等） 地线的设计原则： 1、模拟地和数字地分开 2、尽量单点接地 3、将高带宽的噪声和低频电路分开 4、将敏感的电路接到一个稳定的地上 5、尽量加宽地线 元器件配置原则： 1、信号线不能过长 2、保证时钟发生器、晶振和CPU的始终输入端尽量靠近，同
高速信号设计与layout注意事项
qq_31826999的博客
12-08 8259
PCB硬件设计、layout
二，sdio总线简介之Commond
初雨细无声的博客
01-28 8821
1，
SDIO总线（一）
LiuHan的专栏
04-12 4万+
SDIO接口是在SD内存卡接口的基础上发展起来的接口，SDIO接口兼容以前的SD内存卡，并且可以连接SDIO接口的设备。 SDIO1.0标准定义了两种类型的SDIO卡： 1.全速的SDIO卡，传输率可以超过100Mbps； 2.低速的SDIO卡，支援的时脉速率在0至400KHz之间。       SDIO协议是由SD卡的协议演化升级而来的，很多地方保留了SD卡的读写协议，同
SDIO wifi总线分析
flyxiao28的博客
05-19 1万+
一:sdio 接口1 :clk:主要用于时钟信号，传输数据时，同步作用2:cmd用于传输命令和应答，SDIO为主从模式，host主要发送命令，device端接收命令，应答或者处理命令； 3：SDIO_DATA_0 -4主要用于数据传输SDIO命令：    1：https://blog.csdn.net/u013686019/article/details/71345722https://blog....
sdio verilog
08-22
SDIO (Secure Digital Input/Output) 是一种接口标准，用于连接外部设备和主控设备，实现数据传输和控制。它是基于 Verilog 语言的设计，并广泛应用于各种移动设备和嵌入式系统中。 SDIO Verilog 是一种使用 Verilog 语言进行 SDIO 接口设计的方法。Verilog 是一种硬件描述语言，常用于数字电路和系统级设计。在 SDIO Verilog 设计中，通过编写 Verilog 模块来定义 SDIO 接口的各个功能和特性。 SDIO Verilog 设计需要考虑以下几个方面： 1. 数据传输：SDIO 接口可以实现高速数据传输，需要设计数据传输的通路和协议。可以通过 Verilog 模块设计数据传输的时钟、时序控制和数据缓存等功能。 2. 状态机：SDIO 接口包含多个状态和状态转换，用于控制数据传输和设备操作。可以使用 Verilog 有限状态机（FSM）来实现 SDIO 状态机，并使用时钟和触发信号来驱动状态转换。 3. 命令和响应：SDIO 接口使用命令和响应机制实现设备操作和数据传输的控制。可以使用 Verilog 模块设计命令和响应的解析和生成，包括命令的发送和接收以及响应的处理和回应。 4. 错误检测和纠正：SDIO 接口可以进行错误检测和纠正，保证数据传输的可靠性。可以使用 Verilog 设计错误检测和纠正的功能，例如 CRC（循环冗余校验）和 ECC（纠错码）。 总之，SDIO Verilog 是一种使用 Verilog 语言进行 SDIO 接口设计的方法。通过编写 Verilog 模块来定义 SDIO 接口的各个功能和特性，可以实现高速数据传输、设备操作和错误检测等功能，广泛应用于移动设备和嵌入式系统中。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值