FPGA设计的指导性原则 (三)

本文详细介绍了在FPGA设计中如何使用Synplicity工具进行RAM/ROM的综合约束,包括syn_ramstyle和syn_romstyle属性的设定,以及在SCOPE图形界面中设置的方法。同时,文章探讨了全局时钟资源的使用,如IBUFG、BUFG、DLL和PLL等,以及Xilinx器件中与全局时钟相关的硬件原语和功能模块。
摘要由CSDN通过智能技术生成

例12. 在SDC文件中附加syn_ramstyle综合约束属性,指定综合存贮单元的类型

SDC文件是Synplicity综合工具通用的综合约束属性文件,其扩展名为”sde”。在SDC 指定 syn_ramstyle的语法格式为:

define_attribute (signal_name [bit_range)) syn_ramstyle (atring)

其中,黑体字表示的“define_attribute”是SDC文件的约束属性关键字;“signal _name [bit_range]”是代码中需要综合为RAM 等资源的信号名:黑体字表示的“syn_ramstyle”是 综合 RAM类型约束属性关键字:“string”同样根据所选器件类型,选择 registers、 block ram、no_rw_check、select ram中的一种属性值。

例如指定信号“mem[7:0]”综合为“register”类型的存储单元,需要在sde文件中添加 如下约束属性:

define_attribute (mem(7:0]) syn_ramstyle (reg isters);

另外除了手工在SDC文件中添加综合约束属性外,还可以直接在Synplify Pro等综合 工具的 SCOPE图形界面中直接设置所需的综合约束属性。SCOPE(Synthesis Constraints Optimization Environment)采用图形化集成界面,可以让用户可以方便、

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

阿星先森

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值