Vivado关联Modelsim行为级仿真出错 [USF-ModelSim-70] ‘compile‘ step failed with error(s) while executing

于 2024-01-14 21:14:49 发布
阅读量751 收藏 12
点赞数 8
分类专栏： FPGA 文章标签： Vivado关联Model
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/baidu_25816669/article/details/135588753
版权

本人使用的vivado18.3 搭配modelsim10.6c。

安装完成后并设置关联后，打开仿真提示

。

查找错误发现：

1、编译时下图中的4没有勾选，勾选重新编译，大概要半个小时左右的时间。

2、取消安装目录下 modelsim.ini文件的只读选项，如图所示

修改 "VoptFlow = 1" 为 "VoptFlow = 0" 以关闭自动优化

3、IP库问题。

这里不需要添加将vivado18.3编译的ip库中的添加到2中的ini文件中。

4、全部设置完毕后，把软件全部关闭

然后再重新打开，进行仿真

朝阳群众&热心市民
关注
  • 8
    点赞
  • 踩
  • 12
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
Vivado关联Modelsim行为级仿真出错 [USF-ModelSim-70] 'compile' step failed with error(s) while executing
weixin_43162818的博客
04-14 6857
问题发现 昨天关联仿真，一切正常，然后晚上电脑没关，直接盖上休眠，第二天发现报错 [USF-ModelSim-70] ‘compile’ step failed with error(s) while executing XXX XXX格式如下： 项目文件夹所在目录 / (项目名) / (项目名).sim / sim_1 / behav 从文件名可以推测，该文件夹存放的是该项目行为级仿真所...
vivado与modelsim的联合仿真教程.pdf
08-25
vivado与modelsim的联合仿真教程，帮助大家在vivado的平台上充分利用Modelsim进行仿真。
fpga仿真错误[USF-XSim 62] 'compile' step failed with error(s).
wuzhouqingcy的博客
07-11 2万+
编译通过，但是仿真不了，错误如下（在改代码之前还可以仿真的，而且仿真代码没改动）百度了，说一定是自己的代码有问题，但是找不到问题呀！之后看了下vlog.log文件，发现下面的错误这个错误的意思是用的变量，先使用，再定义的,如下代码就会仿真不了（下面的代码只是示例）aaa blk( .clk(clk), .a_in(a_in), .b_out(b_out) ); reg a_in; wire b_o...
【无标题】
iiiiiio1234的博客
08-31 102
[报错](vivado仿真时出现’compile’ step failed with error(s).
vivado常见compile和elaborate错误
kebu12345678的博客
08-09 1万+
complie error类 在错误的位置赋值或assign module mod( ); wire w; reg r; assign w = 1; // 正确,在initial或always之assign r = 0; // 错误，在initial或always之外赋值 assig...
Vivado报错集锦
weixin_44422853的博客
03-01 4358
vivado bug
vivado报错：USF-XSim-62的常见解决办法
a1197512981的博客
08-13 1万+
vivado报错：USF-XSim-62的常见解决办法（亲测有效）
Vivado出现编译错误：[USF-XSim 62] 'compile' step failed with error(s) while executing...
a1211545688的博客
10-24 1万+
在vivado执行仿真过程中出现了如下错误： [USF-XSim 62] 'compile' step failed with error(s) while executing 'D:/vivado_pro/led_8lights/led_8lights.sim/sim_1/behav/compile.bat' script. Please check that the file has t...
Modelsim仿真问题解疑二：ERROR: [USF-ModelSim-70]
最新发布
zyp626的博客
09-10 1844
在Vivado中已配置modelsim为仿真工具后，运行仿真，报错USF-ModelSim-70和ERROR: [Vivado 12-4473]问题确认思路，根据报错提示，是compile.bat的问题，可能是执行权限的问题，找到compile.bat脚本，执行，命令窗口直接闪退。对modelsim配置正确的license，即环境变量值LM_LICENSE_FILE设置正确的license路径。桌面直接打开modelsim，无法打开，说明的确是license问题。
vivado 2018.2与modelsim的联合仿真
08-27
vivado 2018.2 与 modelsim 的联合仿真 Vivado 2018.2 是 Xilinx 推出的 FPGA 设计工具，提供了强大的设计和仿真功能。然而，在使用 Vivado 2018.2 时，用户可能会发现其自带的仿真工具速度较慢。为了提高仿真速度...
Vivado关联ModelSim仿真手册.pdf
05-12
Vivado关联ModelSim仿真手册步骤详细，每步基本都有配图
vivado与modelsim的联合仿真-附件资源
03-02
vivado与modelsim的联合仿真-附件资源
vivado联合modelsim仿真.docx
04-10
Vivado和ModelSim的联合仿真是一种常用的FPGA设计验证方法，它结合了Vivado的集成开发环境和ModelSim的高性能仿真能力。通过这种方式，设计师可以更方便地进行设计调试，尤其在处理复杂的IP核和原语时，能够提高效率...
Vivado常见问题集锦
青豆——廖
02-09 6897
Vivado常见问题集锦3. 提升Vivado编译速度我们都知道Vivado编译起来相当的慢，每次综合起来我就拿起了手机，这个方法可以提高编译速度，在VIVADO中一个run编译时支持的线程数如下表：（综合时一般是2线程） PlaceRouteWindows默认22Linux默认44Windows开启maxThreads=844linux开启maxThreads=888 在tcl脚本处输入如下命令...
Vivado 仿真错误
qq_23900795的博客
09-28 1783
Vivado，[USF-XSim-62]，xvhdl.log
vivado仿真出错：[USF-XSim 62] 'compile' step failed with error(s) while executing
热门推荐
LANHUAMANJIANGHONG的博客
09-06 5万+
问题描述： 当我写完设计文件和testbench文件之后，综合与实现都能通过，但进行仿真时，报如下图1的错误： 图1 [USF-XSim 62] 'compile' step failed with error(s) while executing 'D:/0Verilog_Study/DVB-T2_prj/myself_qianduan/DVB-T2/DVB-T2.sim/sim_1/...
USF
Amao_come_on 的专栏
07-13 783
USF = Uplink State Flag 上行链路状态标志[1-2] 功能：无线通信系统通过在下行发出USF（Uplink State Flag）值,宣告那一个移动台可以在下一个时段传输数据块. 上行链路状态标记 USF（uplink state flag）：USF 被包含在每个下行链路PDCH上的RLC/MAC块的头中，它被网络用来控制不同的MS复用在上行链路PDCH上。USF在所有的
Vivado IP核fifo使用指南
Kevin
04-01 3万+
fifo是FPGA中使用最为频繁的IP核之一，可以通过软件自动生成，也可以自主编写。下面介绍vivado的fifo生成步骤 1、打开ip核，搜索fifo 2、创建fifo 选择独立的时钟块ram。 3、 A、选择标准fifo或者frist word full模式，标准模式是数据延时一个时钟周期进入或者输出；frist word full模式时数据直接随时钟同步进入或者输出。 B、设...
[USF-XSim-62] 'compile' step failed with error(s). Please check the Tcl console output or 'D:/software/Vivado/temp/project_pipelineCPU/project_pipelineCPU.sim/sim_1/behav/xsim/xvlog.log' file for more information.
07-24
对于编译步骤失败并出现错误的情况，你可以检查 Tcl 控制台输出或位于 'D:/software/Vivado/temp/project_pipelineCPU/project_pipelineCPU.sim/sim_1/behav/xsim/xvlog.log' 文件中的更多信息。这些信息可以帮助你确定错误的具体原因。请查看相关日志文件，并检查其中是否有任何错误消息或警告。如果有，请提供相关错误信息，以便我能够帮助你进一步解决问题。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

朝阳群众&热心市民

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值