Instance u SYS MMCMinst/clkin1 ibufds/BUFCTRL INST (BUFCTRL)is unplaced after lO placer

已于 2023-09-18 10:49:38 修改
阅读量389 收藏 1
点赞数 1
分类专栏： FPGA 文章标签： fpga
于 2023-08-14 14:05:34 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/bingbang0703/article/details/132274416
版权

vivado运行Implementation时报错

 Instance u SYS MMCMinst/clkin1 ibufds/BUFCTRL INST (BUFCTRL)is unplaced after lO placer

 第一种情况：表明你的时钟不是一个标准的时钟接口，可以在约束语句中加入 

set_property CLOCK_DEDICATED_ROUTE FALSE [get_nets name（引脚名称）] 

让编译知道此I/O口不是正常时钟引脚，跳过错误。

第二种情况：如果不行，用原语增加一个缓冲器：BUFG或者IBUFDS。

原语的意思和使用就不讲解了，自己去搜一下就出来了。当然前面的约束也是需要的。不过约束的就是BUFG或者IBUFDS的引脚端口了。

第三种情况：如果还不行还是报相同的错误，那么就要检查你的时钟接口是否能够满足时钟分项连接。

比如：在DDR4中的差分时钟只能单独拿来给DDR4，不能连接到任何地方。依此类推你的时钟是否可以连接多个模块实现运行。

第四种情况：实在万不得已的情况时可以尝试一下用set_false_path约束，让路径约束消失，但路径还在。

set_false_path - from [get_clocks name] - to [all_registers]

兵棒
关注
  • 1
    点赞
  • 踩
  • 1
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
EDA/PLD中的EDA中的电梯控制器的系统设计方案
11-15
根据系统设计要求，并考虑到系统的可验证性，整个系统的输入输出接口设计如图1所示：系统工作用2 Hz基准时钟信号CLKIN，楼层上升请求键UPIN，楼层下降请求键DOWNIN，楼层选择键入键ST_CH，提前关门输入键CLOSE，延迟关门输入键DELAY，电梯运行的开关键RUN_STOP，电梯运行或停止指示键LAMP，电梯运行或等待时间指示键RUN_WAIT，电梯所在楼层指示数码管ST_OUT，楼层选择指示数码管DIRECT。 　　如图1 电梯控制器DTKZQ的输入输出接口图 　　电梯的控制状态包括运行状态、停止状态及等待状态，其中运行状态又包含向上状态和向下状态。主要动作有开、关门，停靠
EDA/PLD中的FPGA DCM时钟管理单元简介及原理
11-07
DCM概述 　　DCM内部是DLL(Delay Lock Loop(?)结构,对时钟偏移量的调节是通过长的延时线形成的。DCM的参数里有一个PHASESHIFT（相移）,可以从0变到255。所以我们可以假设内部结构里从clkin到clk_1x之间应该有256根延时线（实际上,由于对不同频率的时钟都可以从0变到255,延时线的真正数目应该比这个大得多）。DCM总会把输入时钟clkin和反馈时钟clkfb相比较,如果它们的延时差不等于所设置的PHASESHIFT,DCM就会改变在clkin和clk_1x之间的延时线数目,直到相等为止。这个从不等到相等所花的时间,就是输出时钟锁定的时间,相等以后,
FPGA-全局时钟缓冲IBUFG BUFG IBUFGDS ODDR2
zazazaz1的博客
06-25 6237
学习内容 全局时钟缓冲，输入缓冲，输出缓冲 开发环境 xilinx spartan6、ISE14.7、modelsim10.5 写在前面的话 当你用ISE14.7时可能会出现如下的报错 This design contains a global buffer instance, <clk_inst/clkout3_buf>, driving the net, <clk_out_OBUF>, that is driving the following (first 30) non
Vivado2020.1 ERROR: [Place 30-681] Sub-optimal placement for a global clock-capable IO pin and MMCM
WillDuo的博客
11-30 3323
全局时钟IO管脚和MMCM之间非最优布局。为了解决这错误，可在IO和MMCM之间插入BUFG。 IO锁定在IOB_X1Y132 （在SLR 0区域） MMCM被时钟布局引擎暂时放置在MMCME3_ADV_X1Y5 （在SLR1区域）
vivado的简单使用
热门推荐
cnkuaike123的博客
09-13 3万+
15/9/12 使用vivado查看生成电路图：且器件必须set as top 使用ctrl+a/t可以按列选择文本
vivado报错place 30-69和place 30-574
weixin_45050717的博客
06-29 4109
vivado报错place 30-574
20、vivado编译报错合集
m0_52197400的博客
10-23 2529
1、普通IO引脚约束为时钟时报错，可在XDC引脚约束中添加一条语句。
Vivado使用与注意事项
黑客三遍猪
09-27 1万+
Verilog语法检查能力差 变量声明必须在处理之前，否则，vivado不报错，直接把process reg a部分优化掉，所以建议所以变量都声明在文件顶部， always @(...) begin process reg a end reg a; axi stream data fifo 如果你不在block design中使用这个IP，那么GUI中设置的DATA宽度不会适配到生成的ver...
[(IBUF driven by I/O terminal ) is unplaced after IO placer?
菜头
10-12 4802
xilinx
[Place 30-69] Instance system_wrapper_inst/load_finish2_tri_iobuf_0/IBUF
weixin_44408862的博客
12-11 1305
FPGA调试记录
EDA/PLD中的EDA中的车载DVD位控系统的总体结构设计
11-15
根据系统的设计要求，我们可得到移动DVD位控系统DVDWKXT的输入和输出接口如图1所示。图中的信号说明如下： 　CLKIN：外部时钟端输入，8 MHz晶振； 　OPEN_CLOSE：外部开关操作输入电平信号； 　TILT：外部输入...
Si5351_1_72_translate.pdf
02-13
Si5351 是 I2C 可配置时钟发生器，Si5351C 具有相同的灵活性，但可以与外部参 考时钟（CLKIN）同步。si5351中文版数据手册；部分地方有翻译有出入，请对照原文查看。
EP1C6Q240_FT245BM_IS61LV51216 FPGA应用开发板AD版原理图PCB文件+FPGA设计源码.zip
05-22
EP1C6Q240_FT245BM_IS61LV51216 FPGA应用开发板AD版原理图PCB文件+FPGA设计源码，硬件采用4层板设计，包括完整的原理图及PCB文件，可供学习及设计参考。 module test_board( reset, //系统复位信号 clkin_80, /...
Vivado [Place 30-574] Poor placement for routing between an IO pin and BUFG 尝试解决
weixin_43162818的博客
04-21 2万+
场景 Vivado版本： 2016.4 FPGA开发板：NEXYS 4 DDR 所在项目：31条单周期CPU 完整报错信息 [Place 30-574] Poor placement for routing between an IO pin and BUFG. If this sub optimal condition is acceptable for this design, ...
Xilinx FPGA全局时钟和第二全局时钟资源的使用方法
bigint6904的专栏
08-09 2797
目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构，从而使全局时钟到达芯片内部的所有可配置单元(CLB)、I/O单元(IOB)和选择性块RAM
Xilinx FPGA器件中时钟资源的说明以及使用
u012923751的博客
02-27 2715
Xilinx FPGA器件中时钟资源的说明以及使用xilinx 时钟资源分为两种：全局时钟和第二全局时钟。一、全局时钟资源Xilinx 全局时钟采用全铜工艺实现，并设计了专用时钟缓冲与驱动结构，可以到达芯片内部任何一个逻辑单元，包括CLB、I/O引脚、内嵌RAM、硬核乘法器等，而且时延和抖动都很小。对FPGA设计而言，全局时钟是最简单最可预测的时钟，最好的时钟方案是：由专用的全局时钟输入引脚驱动单...
vivado中遇到的错误
yundanfengqing_nuc的专栏
03-06 1万+
（1） 报错： [Place 30-574] Poor placement for routing between an IO pin and BUFG. If this sub optimal condition is acceptable for this design, you may use the CLOCK_DEDICATED_ROUTE constraint in the .xd...
xilinx FPGA普通IO作PLL时钟输入
flomingo1的专栏
10-28 4593
xilinx FPGA普通IO作PLL时钟输入 在xilinx ZC7020的片子上做的实验; [结论] 普通IO不能直接作PLL的时钟输入,专用时钟管脚可以; 普通IO可以通过BUFG再连到PLL的时钟输入上,但要修改PLL的设置 input clk的选项中要选择"No Buffer"; 具体内部布局分配可以通过 Xilinx的FPGA Editor来查看, ZYNQ的时钟管理也和之...
node-v18.11.0-headers.tar.xz
最新发布
05-20
Node.js，简称Node，是一个开源且跨平台的JavaScript运行时环境，它允许在浏览器外运行JavaScript代码。Node.js于2009年由Ryan Dahl创立，旨在创建高性能的Web服务器和网络应用程序。它基于Google Chrome的V8 JavaScript引擎，可以在Windows、Linux、Unix、Mac OS X等操作系统上运行。 Node.js的特点之一是事件驱动和非阻塞I/O模型，这使得它非常适合处理大量并发连接，从而在构建实时应用程序如在线游戏、聊天应用以及实时通讯服务时表现卓越。此外，Node.js使用了模块化的架构，通过npm（Node package manager，Node包管理器）,社区成员可以共享和复用代码，极大地促进了Node.js生态系统的发展和扩张。 Node.js不仅用于服务器端开发。随着技术的发展，它也被用于构建工具链、开发桌面应用程序、物联网设备等。Node.js能够处理文件系统、操作数据库、处理网络请求等，因此，开发者可以用JavaScript编写全栈应用程序，这一点大大提高了开发效率和便捷性。 在实践中，许多大型企业和组织已经采用Node.js作为其Web应用程序的开发平台，如Netflix、PayPal和Walmart等。它们利用Node.js提高了应用性能，简化了开发流程，并且能更快地响应市场需求。
[Place 30-575] Sub-optimal placement for a clock-capable IO pin and MMCM pair. If this sub optimal condition is acceptable for this design, you may use the CLOCK_DEDICATED_ROUTE constraint in the .xdc file to demote this message to a WARNING. However, the use of this override is highly discouraged. These examples can be used directly in the .xdc file to override this clock rule. < set_property CLOCK_DEDICATED_ROUTE BACKBONE [get_nets sys_clk_IBUF] > sys_clk_IBUF_inst (IBUF.O) is locked to IOB_X1Y74 instance_name/inst/mmcm_adv_inst (MMCME2_ADV.CLKIN1) is provisionally placed by clockplacer on MMCME2_ADV_X1Y2 The above error could possibly be related to other connected instances. Following is a list of all the related clock rules and their respective instances. Clock Rule: rule_mmcm_bufg Status: PASS Rule Description: An MMCM driving a BUFG must be placed on the same half side (top/bottom) of the device instance_name/inst/mmcm_adv_inst (MMCME2_ADV.CLKFBOUT) is provisionally placed by clockplacer on MMCME2_ADV_X1Y2 and instance_name/inst/clkf_buf (BUFG.I) is provisionally placed by clockplacer on BUFGCTRL_X0Y31
07-11
Based on the provided information, it seems that there is a sub-optimal placement for a clock-capable IO pin and MMCM pair in your design. If this condition is acceptable, you can use the CLOCK_...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值