FPGA开发之数据传输模块

本文介绍了FPGA开发中的数据传输模块,包括USB的低速和全速模式,UART的串并行转换及其异步通信特点,以及JTAG模式的测试功能和信号线作用。阐述了各模块的设计原理和应用。
摘要由CSDN通过智能技术生成

USB模式:通用串行总线,由VBUS,GND,D+,D-构成(USB3.0可以达到5Gbps)。具有不同的速度模式,当D-上拉的时候一个1.5k电阻到3.3v那么处于低速模式,否则处于上拉D+高速模式。

上图就是低速模式(1.5Mbps,以USB1.1为例)。


上图就是全速模式下的原理。(15Mbps,USB1.1)


评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值