【FPGA设计_180104】FPGA器件选型相关

最新推荐文章于 2024-04-09 15:06:50 发布
最新推荐文章于 2024-04-09 15:06:50 发布
阅读量1.3k 收藏 2
点赞数
分类专栏： FPGA
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/carlsun80/article/details/78972313
版权


FPGA器件选择中，有一个考虑因素是封装大小，封装大小也限制了可用管脚个数以及可用serdes的数目，举例如下：



以3CG为例，不同的封装类型，对应器件的HD端口、HP端口以及Serders（GTH, GTY）个数是不一样的，另外可以看到3CG目前是没有Serders端口的。


bank一般分为HP,HR,HD，其中HP指的是高性能IO，支持电平从1.0~1.8V，每个bank一般是52pin；HR指的是宽范围，支持电平从1.2~3.3V，每个bank一般是52pin；HD指的是high-density，IO的一些特性被减少了，支持电平范围1.2~3.3V，每个bank一般是24pin；





carlsun80
关注
  • 0
    点赞
  • 踩
  • 2
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
FPGA学习总结5：常见IO接口标准
焊武大帝的专栏
01-28 2万+
1.FPGA 常见IO接口配置 Xilinx FPGA提供和支持高性能、可配置、多样化的接口标准。 I/O主要的可配置属性如下： 1.1I/O std： 电平标准 常见IO接口可分为单端IO接口和差分IO接口，详细的IO标准参见下图1，表1 图1：IO接口标准 1.2.output strength（输出驱动器的电流驱动能力） ......
记Vivado使用，报错记录本
qq_42739117的博客
11-11 1933
记Vivado使用： 1.【vivado 16-302】报错原因是因为工程所在路径名称符号数超过了146，减少路径符号数量即可。
欧姆龙Multiplexer High Density IO 操作手册.pdf
11-10
欧姆龙Multiplexer High Density IO 操作手册pdf,欧姆龙Multiplexer High Density IO 操作手册
DRC设计规则检查
yundanfengqing_nuc的专栏
04-02 5526
在I/O和时钟规划之后，需要验证设计以确保其满足设计需求。Vivado提供了两种验证途径：DRCs用来检查设计违反规则情况；SSN分析用来估计转换噪声等级。本文将介绍DRCs，本系列第16篇介绍了SSN分析。 运行DRCs DRCs可以说是管脚规划中最严苛的一个步骤，DRCs...
Xilinx时钟资源相关原语
cigarliang1的博客
07-10 2121
链接出处： https://www.cnblogs.com/lifei-chan/p/8683468.html 一直来，都是使用Vivado中自带的GMIItoRGMII IP核来完成GMII转RGMII的功能；尽管对GMII及RGMII协议都有一定的了解，但从没用代码实现过其功能。由于使用IP时，会涉及到MDIO配置IP寄存器的问题，觉得麻烦。因此决定用代码实现GMII转RGMII的功能。 参考Lattice的开源代码，进行移植。移植后在Vivado中进行编译时没有问题，但一旦进行实现（Implem
【Xilinx】FPGA中的HPI/O和HRI/O的说明 （hpio hrio）
最新发布
sqqwm的专栏
04-09 1556
【Xilinx】FPGA中的HPI/O和HRI/O的说明 （hpio hrio）
FPGA器件选型研究
01-19
根据多年的应用经验，相关数字系统中，FPGA器件的选型非常重要，不合理的选型会导致一系列的后续设计问题，有时甚至会使设计失败；合理的选型不光可以避免设计问题，而且可以提高系统的性价比，延长产品的生命周期，...
FPGA.rar_FPGA 图像_telescope
09-19
文件名称"FPGA空间太阳望远镜图像锁定系统中的应用.pdf"表明，文档可能详细介绍了如何设计和实现这样的系统，可能涵盖FPGA的选型、硬件架构设计、图像处理算法的实现以及系统性能评估等内容。读者可以期待学习到FPGA...
FPGA系统设计实战经验及选型技巧-综合文档
05-22
在电子工程领域，FPGA（Field-Programmable Gate Array）是一种可编程逻辑器件，它提供了灵活的设计平台，广泛应用于各种复杂系统。本主题聚焦于"FPGA系统设计实战经验及选型技巧"，旨在帮助工程师们更好地理解和...
【选型】西安智多晶（XIST）FPGA_CPLD可编程逻辑器件选型指南-综合文档
05-25
【选型】西安智多晶（XIST）FPGA_CPLD可编程逻辑器件选型指南
FPGA-Design.rar_FPGA design_FPGA 经验
09-22
在电子设计领域，FPGA（Field-Programmable Gate Array）是一种非常重要的可编程逻辑器件，它允许设计者根据需求自定义硬件电路。本压缩包“FPGA-Design.rar”包含了一份关于FPGA设计的珍贵资源，特别是针对FPGA设计...
DRC的报错类型及其对应的规则
Gracelsd的博客
04-15 7759
DRC的报错类型及其对应的规则位置 报错类型 对应的规则 规则路径1 Clearance Constraint 间距规则 Electrical–>Clearance–>Clearance Short-Circuit Constraint 短路规则 Electrical–>Short-Circuit–>ShortCircuit Un_Routed Net Constrain 未连接 连接未连接的网路即可 Modified Polygon 铜皮问题 再次铺铜即
Vivado [Place 30-574] Poor placement for routing between an IO pin and BUFG 尝试解决
weixin_43162818的博客
04-21 2万+
场景 Vivado版本： 2016.4 FPGA开发板：NEXYS 4 DDR 所在项目：31条单周期CPU 完整报错信息 [Place 30-574] Poor placement for routing between an IO pin and BUFG. If this sub optimal condition is acceptable for this design, ...
AR# 64542 [DRC PLIDC-3] IDELAYCTRLs in same group have conflicting connections:
qian_123456的专栏
10-10 4363
AR# 64542 [DRC PLIDC-3] IDELAYCTRLs in same group have conflicting connections: 实例化同一个selectio核会报这个问题。 官方给的解决思路： Solution To work around this issue you will need to edit the IODELAY_GROUP constraint in HDL and over-ride it with XDC constraints. To ed
电阻的分类和选型
wangjie36的博客
09-24 6066
一般情况下以流经二级管的电流为 2 至 3mA 就可以满足正常发光的要求，以台湾亿光 0603 封装 LED 为例， 由下图的数据手册可得，二极管上的管压降正常为 2V ，在上述电路中， 电 源电压为 5V,，因此我们的电阻阻值为 R=3V/3mA=1k。因为此时电阻上的压降为 3V ，根据 P=U2/ R=9/ 1000=0.009W ， 由于 0603 电阻的功耗为 0.1W ，，因此 0603 的电阻功耗，满足此时的需求。导体的电阻通常用字母R表示，电阻的单位是欧姆，简称欧，符号为Ω。
进行vivado开发时，Generate Bitstream报错[DRC NSTD-1]，详细解决步骤
热门推荐
Ocean的机器学习之路
09-17 3万+
原答案来自原答案 报错如下 [Drc 23-20] Rule violation (NSTD-1) Unspecified I/O Standard - 4 out of 142 logical ports use I/O standard (IOSTANDARD) value 'DEFAULT', instead of a user assigned specific value. This...
硬件问题记录-
奥丁的博客
07-07 1040
No.1 LOD在no load情况下，输出异常，不是标称值。 LDO SPX3819M5-L-3.3测试，在没有负载的情况下，测量的值不稳定，而且容易损坏（这个可能是芯片问题）， 在没有负载的情况下，测量输出vout的值大于3.3V ,3.9~5V之间的一个值； 在负载的时候，测量的输出vout=3.3V，正确。 No.2 NRF24L01的外部crystal不是提供给芯片工作的频率时钟，而是供其radio使用的基准时钟。 如果只是上电给nrf24l0...
KV260 AI入门开发套件简介
硬码农二毛哥的博客
03-17 3540
去年参加Xilinx技术日，知道了KV260开发套件，对它有了初步的了解，最近拿到单板，对KV260有了新的认识，跟大家分享一下。
Magic源码阅读（六）——DRC检查的实现（下）
GaleZhang的博客
10-15 543
对于前面提到的后台自动运行的持续的DRC检查器，也是在DRCcontin.c中实现的，核心方法为DRCContinuous，由WindDispatch()调用，这个函数会一直运行，检查当前窗口中是否有待DRC的区域，如果有则就会使用恰当的方式进行检查。当用户键入了一个新的命令后，这个函数会以最快的方式进入中断。 void DRCContinuous() { #ifndef MAGIC_WRAPPER Rect drc_orig_bbox; /* Area of DRC def that chan
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值