vivado LOCK_UPGRADE

通常，用户希望不升级在先前版本中验证的IP。它是
可以在块设计内选择性地升级某些IP。存在一些局限性
用户必须理解这个流程。本节描述了选择性地
升级IP、这样做的要求、后果以及此流程的限制。
LOCK_UPGRADE属性允许您在块设计中指定某些单元格或IP，以防止
这些单元或IP不会被升级。
您可能已经在之前的版本中验证了IP，并且您拥有所有必需的
输出产品，并且您希望在不升级到最新版本的情况下使用该内容
IP的版本。使用LOCK_UPGRADE属性，您可以选择要使用的特定IP
已排除在升级过程之外。

但是，您应该了解此流程的一些局限性。请参阅
Vivado Design Suite用户指南中关于“在块设计中选择性升级IP”的部分：
使用IP集成器（UG994）设计IP子系统[参考27]，了解以下要求
该流程，以及“块设计中选择性升级IP的局限性”，以了解
限制。
架构支持
所有架构。
适用对象
•方框图单元格（get_bd_cells）
价值观
•TRUE |1：锁定指定的块设计单元或IP以防止其升级
作为块设计其余部分的一部分。
•FALSE |0：不锁定块设计单元以防止升级（默认）。

Syntax

Verilog and VHDL Syntax

Not applicable

XDC Syntax

set_property LOCK_UPGRADE <TRUE | FALSE> [get_bd_cells cell_name]

XDC Example

set_property LOCK_UPGRADE 1 [get_bd_cells /axi_ethernet_0]