vivado KEEPER

保管员
重要提示：KEEPER属性已被弃用，应替换为PULLTYPE。
KEEPER在三态输出或双向端口上应用弱驱动器，以保持其
不被驱动时的价值。KEEPER属性将输出净值保留到
端口连接到该端口。
例如，如果逻辑1是通过指定端口驱动的，KEEPER会驱动一个弱端口或
电阻性1通过端口。如果网络驱动器是三态的，KEEPER将继续驱动
弱或电阻1通过连接的端口连接到网络上，以保持该值。
输入缓冲器（如IBUF）、3态输出缓冲器（如OBUFT）和双向缓冲器
（例如，IOBUF）可以具有弱上拉电阻、弱下拉电阻或弱“保持器”
电路。通过将PULLTYPE属性添加到以下选项之一，可以调用此功能
连接到缓冲区的端口对象的以下值：
•拉起
•下拉
•管理员
注意：应用此属性后，RTL期间将不会显示KEEPER功能
仿真，可以在RTL仿真和实现的仿真之间产生功能差异
设计。此功能可以使用门级仿真网表或PULLOWN进行验证
为了反映这一点，UNISIM可能会在设计中实例化，而不是使用此属性
RTL仿真中的行为。
架构支持
所有架构。
适用对象
•端口（get_Ports）：适用于任何顶级端口。
价值观
•TRUE | YES：使用保持器电路来保存连接到网络的值
指定端口。
•FALSE | NO：不使用保持器电路（默认）。

Syntax

Verilog Syntax

Place the Verilog constraint immediately before port definition.

Specify the Verilog constraint as follows:

(* KEEPER = " {YES|NO|TRUE|FALSE}" *)

VHDL Syntax

Declare and specify the VHDL constraint as follows:

attribute keeper: string;

attribute keeper of signal_name : signal is “{YES|NO|TRUE|FALSE}”;

XDC Syntax

set_property KEEPER {TRUE|FALSE} [get_ports port_name]

Where

• port_name is the name of an input, output, or inout port.

XDC Syntax Example

# Use a keeper circuit to preserve the value on the specified port

set_property KEEPER TRUE [get_ports wbWriteOut]