Vivado开发工具熟悉

最新推荐文章于 2024-08-26 15:22:09 发布
最新推荐文章于 2024-08-26 15:22:09 发布
阅读量4.6k 收藏 8
点赞数 3
分类专栏： Vivado 文章标签： Vivado Xilinx FPGA
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/celery1124/article/details/42419469
版权
本文介绍了Vivado作为新一代FPGA开发工具相对于ISE的优势，包括更快的编译速度、更集成的开发环境、更适合系统开发以及基于IP核的开发流程。作者分享了在移植ISE工程到Vivado过程中遇到的IP文件结构、约束文件、Chipscope调试等方面的差异，并认为Vivado在开发效率和难度上都有所提升。
摘要由CSDN通过智能技术生成

目前借助实验室的项目对Vivado开发工具进行熟悉，从上次AVNET的会包括最近玩ZYBO板子都了解到，Vivado已经成为潮流，ISE已经被淘汰（14.7 2013年最后更新）。虽然ISE和Vivado开发工具没有本质的不同（都是FPGA开发工具），但是从ISE转向Vivado还是需要一些时间去磨合适应的。毕竟这是一个比较根本上的更新换代。

目前来看Vivado开发环境主要的好处有一下几点：

1，速度更加快，这个是从AVNET的X-fest会上听到的，Vivado开发的目的就是因为ISE太慢了，了解到Vivado的synthesize, map, P&R（现在就只叫implementation）算法都是重新写的，详细的流程也略有不同（详见综合布线报告），官方称编译速度要比ISE快数倍，这对大容量的FPGA开发显然加速不少；

2，更加集成，Vivado将原来ISE的isim（也经过了重写），chipscope（现在叫debug），XPS都集成到了一个开发环境下，因此，开发，仿真，调试都在一个开发环境下进行，不用每次打开那么多的软件，显然是一件好事（当然用惯ISE的表示需要一段时间去适应）。

3，适合系统开发，所谓适合系统开发是针对最近推的zynq系列的FPGA，当然也包括带软核的系统实现方案（比如再次我们KC705带一个microblaze软核），这是因为Vivado将ISE的XPS和plan ahead集成到了一起，因此非常适合带核的系统开发。这也引出了我要说的第4点好处࿱

最低0.47元/天 解锁文章
celery1124
关注
专栏目录
xilinx vivado工具介绍和教程
09-20
xilinx vivado工具介绍和教程
vivado--调试工具介绍
liuchj的博客
09-04 1120
VIO输出用来驱动信号， 它在调试的过程中来模拟外设对设计进行驱动，VIO的信号驱动功能类似于我们在设计时用一个拨动开关来控制FPGA上电路，VIO的输出主要用作低速控制信号， 不适合(速度达不到)用来输出高速数据信号，可以把它理解为虚拟的PCB上的拨动开关+LED (从性能上也停留在开关和LED层面)。从时钟而言，JTAG的时钟用在JTAG和Debug Hub通信，Debug Hub的时钟用在Debug Hub和Debug Core之间的通信，而各个Debug Core的时钟则用在采样需要监测的信号。
FPGA培训——Block Design的应用
最新发布
m0_59337107的博客
08-26 1254
由于VIVADO图形化的编程方式中大量应用，所以我们大部分时候都需要对IP进行图形化的封装，前面两节课实验，我们已经完成了简单IP的封装。本实验利用前面图形化IP设计基于图形化的FPGA设计方案，实现"RGB转HDMI显示输出"这节课的内容。
VIVADO 工具与 Verilog 语言的使用
qq_52052302的博客
08-17 2410
本科计组实验：VIVADO 工具与 Verilog 语言的使用
【Vivado那些事儿】Vivado介绍
Smart_Devil的博客
11-22 1万+
Vivado介绍摘要设计流模式启动直接启动Tcl启动界面介绍Quick StartCreate ProjectOpen ProjectOpen Example ProjectBase MicroBlazeBase ZynqBFTCPU(HDL)CPU(Synthesized)Wavegen(HDL)TasksManage IPOpen Hardware ManagerXilinx Tcl StoreLearning CenterDocumentation and TutorialsQuick Take V
XilinxFPGA的工具软件（Vivado2018.3）操作使用流程（详细步骤）
麦田里的守望者的博客
01-23 2593
---------------------------------------------------分--------------割-------------线--------------------------------------------------------------------（1）双击软件Vivado 2018.3，启动软件；（2）选择Create Project，创建工程；
Vivado开发工具熟悉之工具使用杂记
celery1124的专栏
01-17 8796
这两天基本完成了实验室工程从ISE向vivado的移植，包括了两片FPGA的两个工程，这两个工程还算是比较大的工程，包括了内存，接口，embedded system，算法模块等，在这过程中也很好的熟悉了vivado的开发流程，发现了一些很好用的工具。 首先从整体上对vivado这个工具有了更深入的认识，整个可以分为源代码的编辑（包括hdl代码的编辑，IP core的添加），这里有两个独立的工具，
Vivado开发工具熟悉之XDC约束文件
热门推荐
celery1124的专栏
01-16 2万+
Vivado开发工具的使用之前已经有了比较多的了解，在建立工程图形化界面操作这里已经不存在什么问题，不论是IP核，embedded system（block design），还是添加约束，编译流程，流程已经打通了。 但是在实际工程移植过程中，发现Vivado开发中最不一样的地方还是约束这里，这里把约束相关的一些与ISE不同的地方，和Vivado新增加的关于约束的工具总结一下。 1，vivado
Vivado开发工具熟悉之IP Intergrator(Generate Block Design)
celery1124的专栏
01-25 1万+
vivado的IP integrator主要功能就是进行embedded system design，这里的embedded system包括硬核和软核。之前远程同步采集系统工程中，AD9361的配置是采用microblaze软核控制，之前根据ADI官网ISE的参考设计进行了裁剪和修改，通过XPS进行开发，将microblaze软核，AD9361底层IP核以及一些通用接口的IP核（SPI,UART
vivado入门-熟悉vivado_vivado入门
09-22
Vivado是一款由Xilinx公司推出的综合型设计套件，专为FPGA（Field Programmable Gate Array）开发而设计。本教程将引导你逐步入门Vivado，掌握其基本操作和设计流程，以便后续深入学习。 一、Vivado概述 Vivado是...
Vivado 使用教程（个人总结）
年糕的博客
05-25 7663
Vivado 是一个功能强大的 FPGA 开发工具，提供了从设计输入到实现、验证、调试和下载的完整流程。本文详细介绍了 Vivado 的使用方法，包括项目创建、设计输入、约束文件、综合与实现、仿真、调试、下载配置、优化技巧等步骤。通过这些内容的学习和实践，可以有效提高 FPGA 设计的性能和可靠性。
VIVADO设计工具使用方法
11-04
VIVADO设计工具使用方法，适合初次接触XilinxFPGA的初学者
xilinx vivado软件的使用说明
03-04
此文档，通过在xilinx vivado软件内的入门实验，很详细的说明vivado软件的使用过程
vivado 教程
03-30
xilinx最新的开发工具vivado的简明教程，适合从ise转vivado的开发者，代理商提供的，简单明了，中文的，是快速上手vivado的非常好的资料。
Vivado使用：综合篇（一）：介绍
风中少年的博客
05-23 1万+
整个综合篇的参考文档：《UG901》、《Xilinx新一代FPGA设计套件Vivado应用指南》、《Vivado从此开始》、《XilinxFPGA权威设计指南Vivado2014集成开发环境》等 Vivado工具是一个集成开发环境，包含了综合和实现环境。Vivado可实现自动管理运行数据，并可反复运行。在VivadoIDE中，我们可以： •创建和保存策略（strategies）。 策略...
vivado MicroBlaze 软核学习
qq_34895681的博客
02-16 2040
Local Memory Bus (LMB) Block RAM (BRAM) Interface Controller 是一个连接 LMB 的模块。LMB BRAM 接口控制器是 LMB 和 BRAM 模块外设之间的 接口。一个 BRAM 内存子系统由控制器和实际 BRAM 组件组成，这些组件随 BRAM 模块外设提供。配合BRAM IP 使用。同一个axi的总线上，地址是不能重复的，需要分段分配，不同的axi总线上，地址是不想相关的。原理图的axi总线的分布与 地址编辑器里的地址分配是一一对应的。
fpga软核microblaze_基于xlinx的vivado14.2查看软核内部结构
weixin_39630106的博客
12-11 568
FPGA中植入的软核是软IP，是以代码或网表的形式提供，在工程师使用过程中是需要对软核IP综合的，在综合后通过开发工具就能看到RTL级的电路，直到能看到cell（逻辑单元阵列）。下面以xilinx的软核——MicroBlaze作为例子，讲解如何查看RTL电路。第一步：打开xilinx的开发工具，本例中使用vivado14.2版本，新建工程。第二步：在左侧IP Integrator栏下选择Creat...
Xilinx FPGA 开发软件：让 FPGA 开发更加高效
m0_47037246的博客
06-30 1465
ISE 支持的语言与 Vivado 相同，但是在设计流程上略有不同。在 FPGA 的开发过程中，Xilinx FPGA 开发软件是必不可少的工具之一。它不仅可以简化 FPGA 的设计流程，而且还可以提高设计的效率。Vivado 是 Xilinx 公司推出的新一代 SoC (System on Chip) 设计工具，ISE 则是较老的 FPGA 开发工具。随着 FPGA 技术的不断发展，Xilinx FPGA 开发软件也在不断更新和优化，为 FPGA 开发者提供更加高效、便捷的开发体验。
vivado 仿真_FPGA设计心得（10）关于行为仿真的一点观点
weixin_39810856的博客
11-25 822
前言 实践分析 推荐的仿真设计 总结前言提前给出一些观点：仿真是为了仿真，所以不要设置极限情况，例如在时钟上升沿通过阻塞赋值给数据，应该避免这种情况；各种不同的仿真软件对时钟上升沿通过阻塞赋值给数据的理解不一致，例如modelsim和isim；可以使用非阻塞赋值设置数据值，避免在时钟上升沿时刻使用阻塞赋值给数据。本文最后会给出推荐的仿真观点。实践分析事实上，上面三点说的是针对一种情况，我们举一个...
vivado软件工具掌握
07-16
Vivado是一款由Xilinx公司开发的专业设计自动化软件，主要用于FPGA（Field-Programmable Gate Array）和ASIC（Application-Specific Integrated Circuit）的设计和验证。它提供了一套完整的硬件设计流程，包括原理图输入、逻辑综合、布局布线、静态时序分析以及功能仿真等步骤。 Vivado的主要特点有： 1. **图形用户界面** (GUI)：直观易用的工具集，支持拖放式设计，简化了设计过程。 2. **IP库管理**：包含大量的预置 Intellectual Property (IP) 模块，可以快速构建系统级设计。 3. **设计自动化**：通过高级设计技术如约束文件（Constraints）、HDL代码编辑和高级综合优化等功能提高设计效率。 4. **仿真与验证**：提供多种仿真环境，如行为级模拟、时序仿真和硬件模型仿真。 要想掌握Vivado，建议学习以下几个方面： 1. 熟悉Vivado的工作流程和各个模块的功能。 2. 学习如何创建和配置项目，以及编写和应用设计约束。 3. 掌握Verilog或VHDL等硬件描述语言，并了解其在Vivado中的应用。 4. 实践项目，进行板级设计和调试。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值