2019.06.13 Zynq学习【PS与PL互联1】

1.Vivado下进行Implementation后可以在Simulation栏里查看实现后的时序仿真（第一个是功能仿真，无实际延迟。最后一个是实现后时序仿真，带有实际的布局布线之类的延迟。主要看这两个仿真结果。）

2.如果要通过ARM控制板载外设，就需要在FPGA端设置AXI4-peripheral的IP核。并编辑此IP核使其驱动外设。外设会有原理图，输入输出管脚，参考它们的时序，方便后续再SDK中实现这个时序。另外，也需要它们的管脚号来编写约束文件。

3.PL端的输入输出都会映射到PS端的内存地址。若要对外设的输入输出引脚进行编辑，则需要读写这些管脚在PS端映射到的地址。

4.PS端的地址读写：

写地址：Xil_Out32(address,value)

读地址：Xil_In32(address)