VIVADO IP核Shared Logic选项配置

        在给Vivado中的一些IP核进行配置的时候，发现有Shared Logic这一项，这里以SRIO IP核为例，如图1所示。

图1 IP核Shared Logic选项配置

 

        之前都是默认选择“Include Shared Logic in Core”,一直都没考虑过“Include Shared Logic in Example Design”和“Include Shared Logic in Core”在使用上有什么区别。

        经过查阅一些资料，现在终于弄清楚了。“Include Shared Logic in Example Design”就是在IP核中不包括共享资源，而“Include Shared Logic in Core”则相反。

图2 例化多个IP核时信号共享

 

        两种选项应用场景的区别主要在于，如果工程中只需要例化1个该IP核，就选择“Include Shared Logic in Core”。若需要例化多个此IP核，就可以令其中一个选择“Include Shared Logic in Core”，将共享资源包含在 IP 核内部；其它例化的IP核选择“Include Shared Logic in Example Design”，将共享资源从 IP 核内部去除，并与第一个IP核信号共享，如图2所示。

"FPGA Zone" 专注 FPGA 知识学习与工程应用，欢迎 FPGA 爱好者关注公众号，领取 200G+ FPGA 相关学习资料！