testbench schematic如下：
通过ADE设置dc，扫描参数a的范围、步进。
通过点击Tools>Calculator>选择op后会自动跳回到schematic页面，这时需要点击变容管，如果你仿真的是MOS管作变容管则需要点击MOS管。
并且出现如下的小窗口，下拉list选择cap即可。（注意如果没有点击变容管list下面就没有cap选项。）
点的是MOS的话，下拉菜单选择Cgg。
然后回到calculator界面，将得到的表达式发送到ADE的输出中。 运用扫参工具对电压变量a进行扫描，再plot结果就可以得到C-V曲线啦：
NMOS和PMOS管栅极逻辑电平为0和1时的栅极电容变化：
956
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
