电阻在PCB上的应用—Part3

阻尼电阻

在[1][2]当中   提到电源滤波器  比较适合LC滤波器

不过LC滤波器  有个致命的缺点

就是在共振频率点时   其振幅会放大  简单说就是会有增益

如果噪声的频率点正好为共振频率点   那表示该频点噪声

反而更加恶化

这时候   我们先解释  何谓Q值

一个RLC构成的串行电路中   共振频率点的阻抗会达到最小  也就是Z = R

此时品质因子为

以损耗的角度而言  Q值越大愈好  其损耗就越小

然而在[4]当中   我们得知   如果要将其增益压下来

其Q值反而要适当降低

因此  我们可以在L跟C之间  插入一个阻尼电阻  

借着调整阻尼电阻的值  来适当降低Q值[3]

无所不在的内阻

我们知道  在高频下   会有寄生电感跟电容

但低频时不考虑

然而   不论高频或低频   不论任何组件  走线  都会有内阻的产生

那怕是[1-2]提过的0欧姆电阻  一样会有内阻

因为电阻没有频率选择性   所有频率都会有

以电容为例[6]

其ESR大小   会影响抑制噪声的能力   因为落地电容的用意

就是提供一条低阻抗的路径  让噪声流到地

如前述  在自我谐振频率时   共振频率点的阻抗会达到最小  也就是Z = ESR

换言之  ESR越小  其路径阻抗越低  当然越能将噪声流到地

另外ESR也牵扯到稳压能力，由下式可知 :

若稳压电容的ESR越小，则电源输出的涟波就越小，即稳压效果越好。

由于MLCC的ESR比其他材质来的小，故其抑制噪声能力，以及稳压能力，都比其他材质来的好[6]。

另外，ESR会将涟波电流，转换为热能，若ESR越高，则转换的热能就越多

换句话说，随着涟波电流越大，ESR会使电容温度上升，ESR越大，则温度上升越多，

而电阻性跟溫度關係如下[10]:

 

横轴和纵轴的交点是参考温度，通常是环境温度（25°C 或 20°C）

换言之  高于常温或低于常温   都会使电阻性提高

这就导致

ESR大 => 温度上升 => 电阻性提高 => 温度又更上升……

的恶性循环

电感也是 

其EPR大小   会影响抑制噪声的能力   因为电感的用意

就是提供一条高阻抗的路径  阻止噪声通过

在自我谐振频率时   共振频率点的阻抗会达到最大  也就是Z = EPR

换言之  EPR越大  其路径阻抗越大  当然越能阻挡噪声

另外，相较于多层式电感，绕线式电感的Q值较高，而Q值较高，不仅意味着有较低的DCR，可减少耗电流与讯号损失， 

 

同时对于Out-of-band的噪声，亦可拥有较大的Insertion Loss，与较窄的带宽，

即抑制Out-of-band的噪声能力更佳，因此挑选电感时，要尽可能挑选Q值高的[6]。

而对于电容而言，Q值大则表示ESR较低，即抑制噪声能力较佳，因此挑选电容时，也要尽可能挑选Q值高的。

另外  电感对于电源，完全是个电阻，其阻抗由 DCR 控制，若 DCR 太大，则根据 P= I2R，会消耗许多电流 ( 都转换成热能 )，导致转换效率下降，因此DCR 越小越好[6]。

而电感值过大，除了会使负载端的瞬时响应变慢，也会因绕线圈数变多，导致DCR变大，因此需选取适当电感值。

而有加 Shielding 的功率电感，DCR 较小，且可以防止EMI，同时也可避免与邻近金属耦合[6]。

磁珠当然也有内阻

虽然噪声频率下的阻抗值越大，其抑制噪声能力越好，但若阻抗越大，其DCR也越大，

亦即其信号的损耗，以及电源的IR Drop也越大，故需做一个折衷考虑[6]。

以上是组件部分   至于Layout也是同样会有内阻

因此一般而言   走线越短越好  因为损耗才会小 

至于线宽    如果是电源  肯定还是越宽越好  平面会比走线好

因为表面积大  内阻才会小  

如果是需要阻抗匹配的讯号  因为线宽牵扯到阻抗    就未必越宽越好

当然有时我们也会刻意让走线变长  线宽变窄   用意是加强隔离

例如XTAL走线   刻意走蛇状线   在有限空间中  增加长度

同时线宽小于3mils  

用意是加强内阻   避免被PMIC的热影响  进而导致频偏

或是典型的星状走线  如下图

左边是典型的Daisy Chain  只要有一个pin有噪声  其他两个pin也跟着遭殃

右边是星状走线  可以看到  即便有一个pin有噪声  但该噪声若要透过传导方式

污染其他pin  必须绕一大圈   换言之  这种走线方式

可以提高pin跟pin之间的隔离

善用电阻并联

由并联公式我们知道

电阻会越并越小   我们会很常用到这种技巧   藉以降低内阻

落地电容为例  并联越多电容，等同于越多ESR并联，则整体ESR就越低

抑制噪声能力更好

并联n颗，则ESR便降低n倍，其公式如下 :

虽然若并联n颗电容，则整体电容值会加大n倍，理论上其自我谐振频率会往低频方向移动，

但每颗电容都会有寄生电感(ESL)   故整体ESL  等同诸多ESL并联

而电感越并越小

故其寄生电感也缩减n倍，而由自我谐振频率公式计算

因此其自我谐振频率并不会改变。

但有时ESR不见得越低越好  例如一款LDO芯片[9],

需要利用外部电容的ESR做高频补偿  其ESR范围为50mΩ 到3Ω

其原理为负载电流瞬时变化时   利用ESR会产生电压波动 (V = IR)

触发反馈电路  以便LDO做出快速调整 

换言之  如果ESR太小  电压波动不明显  无法触发反馈电路  LDO就无法快速调整

所以才会规定  ESR至少要50 mΩ以上

另外  不论电源走线  或是地线   换层时  都会要求多打灌孔

因为每个灌孔   都有内阻   打越多灌孔   意味着越多内阻并联

进而降低内阻

如此一来    电源走线可以减少IR Drop的风险

而地线可以使其阻抗更接近0欧姆

或是有些pin脚   其footprint可以连在一起共享 

如此一来  整体内阻可下降[7] 

而因为电源走线   不但是噪声来源   同时也可以是辐射体

下图便是一小段电源走线  辐射出24 GHz的噪声[8] 

如果不改版  便可以再额外焊一条线   对这条电源走线而言

等同多一个路径并联  其阻抗自然降低   进而降低辐射的可能性

前述说过   电源平面因为表面积大  内阻低 

所以损耗会比电源走线低   然而   有时电源平面

会存在许多灌孔  这使得有效路径宽度  大大缩减

不但使得内阻大为提高   更可能无法满足芯片的电流要求[5]

由于这些灌孔  都是关键讯号   如要改版  工程太浩大

此时可以如前例做法  用Layout方式  在其他层  多一个路径并联

如下图:

此时等同多并联一个平面  或走线  进而降低内阻

从而满足芯片电流需求

或是常见一种状况  如DC-DC Converter[12]:

由于因为IC脚距的限制

所以输出pin的走线线宽  必然会受到一些限制

如果输出为3A  线宽估算为3mm   也就是120 mil

但上图一出来的线宽   很明显小于120 mil

这时也可以利用并联路径的技巧

来增加额定电流

如下图:

可以在输出pin一出来走线的位置   下方再走一段120mil线宽的电源走线

并且打Via连接

如此一来  便等同将该处的线宽拓宽  只是拓宽在下一层

但有两个要注意的点

一个是Via数量   一个Via约莫承受0.5A

所以估算的话   至少要6个Via  方可承受3A电流

另一个是绝不能在功率电感之后又打Via  如下图:

原因是因为   功率电感最主要功用  是将方波的电压

尽可能变成稳定的输出电压[13] 

若在功率电感之后又打Via   等同提供方波电压   一个旁路路径

换言之   等同是提供不稳定的电压  给其他电路

如此功率电感  便失去其功用

参考文献

[1] 电阻在PCB上的应用—Part1

[2] 电阻在PCB上的应用—Part2

[3] Optimal design of passive RC-damped LCL filter for grid-connected voltage source inverters

[4] Resonant Frequency from Bode plot

[5] 高速电路设计实践

[6] 磁珠(Bead)_电感(L)_电阻(R)_电容(C)于噪声抑制上之剖析与探讨,

[7] Introduction to Antenna impedance Tuner and Aperture Switch

[8] QCN927x Rx Emission Mitigation at 24 GHz, Qualcomm

[9] 1.5A, Low Noise, Fast Transient Response LDO Regulators, Linear Technology

[10] Temperature Coefficient of Resistance, ROHM

[11] Introduction to 3-terminal Capacitors

[12] Switch Node Layout Considerations for EMC, MPS

[13] Power Inductor Basic Course - Chapter 3, Murata