dc/spyglass 一定要将top和current_design设置为design的top名

最新推荐文章于 2022-03-11 17:10:19 发布
最新推荐文章于 2022-03-11 17:10:19 发布
阅读量4.4k 收藏 1
点赞数
分类专栏： soc Tools
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/cy413026/article/details/105702500
版权

1.dc/spyglass 一定要将top和current_design设置为design的top名

dc和spyglass的脚本和prj经常出现  设置top和current_design 一定要设置为design的top module name(注意不是Instance name)

cy413026
关注
  • 0
    点赞
  • 踩
  • 1
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
SpyGlass_LintRules_Reference.pdf
09-02
spyglass lint rule
spyglass 基础操作与常见错误lint.doc
03-23
spyglass 基础操作与常见错误lint.doc
快速上手SpyGlass——基本流程
沧海一升的博客
01-17 2万+
快速上手spyglass
SpyGlass_ClockResetRules_Reference.docx
08-04
spyglass_rule
SpyGlass CDC for FPGA design
06-02
使用SpyGlass对FPGA进行CDC检查的教程 1.FPGA Design Characteristics 2.SpyGlass Design FLow 3.Setup and Analyis 4.Vendor-Specific Configuration(Xilinx,Altera) 5.Summary
DC错误信息注释_design complier error report annotations
06-24
DC错误信息注释_design complier error report annotations, DC综合时的报错信息的较详细的注释， Synthesis Error Messages， uid UID-1 (error) Link command is not available. UID-2 (error) There are no designs to be linked UID-3 (warning) Can’t read link_library file ’%s’ UID-4 (error) Current design is not defined. UID-5 (error) Current design ’%s’ has no schematic. UID-。。。。。。。。
dc_shell/pt_shell的一些常用命令(current_design/current_instance/get_cells/get_pins/get_ports) 之一
cy413026的博客
02-27 1万+
1.current_design 保存的就是当前设计的top name 2.current_instance https://www.micro-ip.com/STA/dictionary_139_17/current_instance.html 在pt_shell中设置当前的working instance，和linux下的cd 命令相似， 进入某一hier之后 get_cells ...
数字IC后端流程——(一)数据准备Data Setup
sinat_41774721的博客
03-11 5255
ICC数据准备文件 主要基于ICC_lab2010的学习  查找资料的总结 非库文件：                    ·ICC启动环境设置文件：.synopsys_dc.setup   &n...
芯片设计流程 芯片的设计原理图
热门推荐
xingsongyu的博客
05-04 5万+
原文：http://m.elecfans.com/article/719874.html 芯片是什么？芯片的具体设计流程又是什么？本文探讨的就是芯片在字面以外的意义，以及芯片是怎么被设计成的。 芯片 芯片，又称微电路（microcircuit）、微芯片（microchip）、集成电路（英语：integrated circuit, IC）。是指内含集成电路的硅片，体积很小，常常是计算机或其他电...
define_current_design
zt5169的博客
05-22 1230
DEFINE_CURRENT_DESIGHT命令仅适用于Synplify Pro和Synplify Premier工具，用于指定该命令后面的约束适用于的模块。它必须是块级约束文件或编译点约束文件中的第一个命令。指定的模块将成为此层次结构中定义的对象以及在相应的块级约束文件或汇编点约束文件中应用的约束的顶级。 以下是语法： DEFINE_CURRENT_DESIGN {Region Name|Lib...
DC(design complier)时序约束设置
09-24
牛人关于 DC时序的概念讲解和约束设置，适合新手进阶用，个人觉得不错
Spyglass_Pro_v3.9.4_build_38.apk
01-30
Spyglass是用于户外和越野导航的必不可少的离线GPS应用程序。 随附工具，可作为双筒望远镜，平视显示器，带有离线地图的高科技指南针，陀螺罗盘，GPS接收器，航路点跟踪器，速度计，高度计，太阳，月亮和北极星寻星仪，陀螺仪地平线，测距仪，六分仪，倾角仪，角计算器和照相机。它可以保存自定义位置，稍后精确地导航至该位置，然后在地图上显示该位置，并使用增强现实技术显示详细的GPS信息，测量距离，大小，角度等等。 关于ANDROID发布的重要说明 最好的越野GPS导航工具之一现已在Android上提供。大多数功能都已实现，但是要完成其他平台上可用的某些功能。多目标跟踪，恒星目录和坐标转换器将作为免
Electric_Machines_Design_Toolkit_R161
04-24
Ansys Electric_Machines_Design_Toolkit 电磁场仿真 插件 R16.1
spyglass详细安装教程
08-10
spyglass详细安装教程
verdi方法fsdbreport将fsdb的某个信号值抽出为可读文件 及波形转换，合并，修改工具，Verdi培训整理笔记
cy413026的博客
07-24 2万+
目录 1.fsdbreport可以将fsdb的某个信号值抽出 2.fsdbreport manual 3.其他使用工具 0.Verdi培训整理笔记 文档记录在个人百度网盘 1.fsdbreport可以将fsdb的某个信号值抽出 该功能在波形比较的时候有大用。举例： 这个命令是将psel==1&penable==1&pwrite==0&pready==...
VCS/irun/verdi编译命令/vhdl&verilog混合编译/.so联合编译/sv_lib/sv_liblist/sv_root
cy413026的博客
01-30 2万+
目录 1.VCS的编译解析 1.1一步编译法 1.2 三步编译法 1.3 VCS动态加载DPI shared lib (.so) 2.irun编译命令 3.verdi也可以编译 1.VCS的编译解析 1.1一步编译法 这种适合都是verilog的工程 下面是一个可以使用的vcs makefile用于编译 VCS 编译仿真方法总结 VCS编译命令 摘自：SYNOPSYS...
vcs/urg 进行覆盖率coverage merge及部分merge到整体
cy413026的博客
02-20 2万+
目录 1.vcs收coverage基本Option 2.相同代码的merge 3.部分merge到整体 3.1 mapfile 3.2 -map使用语法 3.3合并的常见问题 3.3.1 UCAPI-MAP-SHAPEMISMATCH coverage相关的用户手册可以在本人的百度云盘中查看Coverage Technology User Guide.pdf 还可以参考gsithxy的博文[VCS]Condition Coverage收不全的问题及解法该文给出了vcs收覆盖率的o...
一份spyglass做lint的lint.prj
cy413026的博客
10-23 9726
目录 1.命令解释 1.1 以上的几类命令 1.1.1 set_option 1.1.2 current_methodology 1.1.3 current_goal 1.1.4 read_file 1.1.5 set_goal_option 1.1.6 set_parameter 对于以上命令的解释需要逐步更新，有些命令一看便知功能不再赘述。这些配置可以在使用spyglas...
使用dc_shell读.v(rtl/netlist)看电路图,打开gui
cy413026的博客
10-29 8189
read_verilog ：可以读取网表文件或者.v文件
spyglass_dc_path
最新发布
07-13
在Spyglass工具中，`spyglass_dc_path`是一种分析功能，用于执行时序路径分析。它可以帮助检查设计中的时序路径，并找到潜在的时序问题和约束违规。 使用`spyglass_dc_path`功能，你可以执行以下步骤： 1. 打开Spyglass工具，并加载你的设计。 2. 在Spyglass工具的命令行或脚本中，使用`spyglass_dc_path`命令来启动时序路径分析。例如： ``` spyglass_dc_path -top <top_module> -input <input_constraints_file> -output <output_report_file> ``` 其中， - `<top_module>` 是你设计的顶层模块名称。 - `<input_constraints_file>` 是包含时序约束的文件。这些约束可以是SDC (Synopsys Design Constraints) 格式或其他格式，具体取决于你的设计流程。 - `<output_report_file>` 是分析结果报告的输出文件。 3. Spyglass将执行时序路径分析，并生成一个包含分析结果的报告文件。 4. 打开生成的报告文件，查看分析结果。报告中可能包含以下信息： - 检测到的时序路径违规，如时钟与数据路径不匹配、时序约束冲突等。 - 路径延迟超过了预期的约束限制。 - 建议的改进措施和修复建议。 通过分析报告，你可以找到潜在的时序问题，并采取适当的措施来改善设计的时序性能。 请注意，具体的命令和选项可能因Spyglass版本和使用的设计工具而有所不同。在使用`spyglass_dc_path`之前，建议参考Spyglass工具的用户手册或相关文档，了解更多关于该功能的详细信息和用法。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值