August 26, 2016
作者:dengshuai_super
出处:http://blog.csdn.net/dengshuai_super/article/details/52327096
声明:转载请注明作者及出处。
核心算法顶层函数—>综合时选择这个函数作为入口进行RTL级映射。
HLS将C语言函数转换成RTL电路或verilog
不需要添加.h头文件
Test Bench:用来测试,放测试文件
可以有多个solution,不同的解决方案可以对比演示特性,时序特性等。
Create New Project—>Project Name:shift_led—>Top Function暂时先不指定—>Solution Name:solution1,clock:period:10(ns)(目标跑的主时钟的一个频率10ns相当于100MHZ);Uncertainty:不稳定度。不设置;Part:选择器件:xc7z010clg400-1,(-1代表速度等级较慢的芯片);—>Finish。
工程窗口中:includes放各种头文件和接口文件;放算法的核心文件,要生成的文件要放到source里面;Test Bench放基例的文件;
**测试模块提供初始化数据源,完成数据接收,分析以及显示**
右键s