Vivado产生bitstream报错

最新推荐文章于 2025-02-26 10:55:16 发布
最新推荐文章于 2025-02-26 10:55:16 发布
阅读量1.1k 收藏 15
点赞数 10
文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/elsa1010/article/details/142939224
版权

[Common 17-70] Application Exception: Top module not set for fileset 'sources_1'. Please ensure that a valid value is provided for 'top'. The value for 'top' can be set/changed using the 'Top Module Name' field under 'Project Settings', or using the 'set_property top' Tcl command (e.g. set_property top <name> [current_fileset]).
 

看别人的情况，这个可能是没有create HDL wrapper，这里右键跳出这个框，选create HDL wrapper，之后选Let Vivado manage wrapper and auto-update，完成后生成design_1_wrapper(.wrapper.v)

但我之前生成过了HDL wrapper，结果还是报错了，我就按照报错提示The value for 'top' can be set/changed using the 'Top Module Name' field under 'Project Settings'，

tools->settings->project settings->general->top module name

我发现我的top module name是空的，点 ... 选择design_1_wrapper，之后再generate bitstream就成功了

所以顺序应该是：

create HDL wrapper

settings->top module name选择design_wrapper

generate bitstream

参考：

PYNQ-Z2调试笔记：如何定制PYNQ overlay（How to make a custom PYNQ overlay）（上）_如何修改pynq中board的overlay-CSDN博客

人类Elsa
关注
Vivado中注意在生成Bitstream中的文件设计问题，就是逻辑分析仪是对RTL进行配置，不是对Testbench文件进行配置。
qq_21952195的博客
11-24 956
解决使用FPGA开发板中配置逻辑分析仪的问题，注意生成Bitstream文件的配置是和RTL文件进行配置，不是和Testbench进行配置。
FPGA 学习笔记：Vivado 生成的 Bitstream bit 文件 超大的解决方法
坚韧与专注
08-27 7614
FPGA 学习笔记：Vivado 生成的 Bitstream bit 文件 超大的解决方法
vivado 生成比特流或器件镜像
cckkppll的博客
03-29 2319
vivado 生成比特流或器件镜像
低版本的vivado打开高版本vivado工程
最新发布
Go Forward Forever!
02-26 468
我现在用的是vivado2017.4版本，现在想打开vivado2018.3版本的工程，但会出现警告，主要是版本不兼容导致。只要依次点击Tools→Report→Report IP Status，将要解锁的ip核勾选再点击Upgrade Selected即可。看到2018版本的version和minor为7和39，而2017版本为7和 35（如果不知道自己版本是多少可以用编辑器打开一个自己版本的工程查找）修改后记得保存后再打开工程。3、如果工程里有ip核的话，会出现ip核被锁的情况。可以按以下步骤来解决。
vivado HW_BITSTREAM、HW_CFGMEM
cckkppll的博客
06-08 947
vivado HW_BITSTREAM、HW_CFGMEM
vivado生成bitstream流时发生错误
ime2224的专栏
12-29 2093
问题端口:coarseOrFine[7:0]， coarse_content_bytes[31:0]， fine_content_bytes[31:0]， result_byte_data[7:0]， spec_resultData[15:0]， Start_next_trig, byte_data_ready, byte_data_valid, clk, eop, resultData_tready, resultData_tvalid, result_tx_dir, sop，和tx_done。
vivado bitstream文件位置
jishubee的博客
05-29 1061
xx.runs——>impl_1——>xx.bit
Vivado在产生bitstream时遇到Vivado write_bitstream - ERROR: [Drc 23-20] Rule violation (NSTD-1)...
baidu_34971492的博客
11-27 5923
Vivado在产生bitstream时遇到Vivado write_bitstream - ERROR: [Drc 23-20] Rule violation (NSTD-1)… 问题 生成比特流时，会出现以下错误消息： 1. ERROR: [Drc 23-20] Rule violation (NSTD-1) Unspecified I/O Standard - 3 out of 3 logical ports use I/O standard (IOSTANDARD) value 'DEFA
Vivado生成bit文件报错彻底解决
m0_46498597的博客
01-24 2775
1.1 Vivado生成bit文件报错彻底解决 1.1.1 本节目录 1）本节目录； 2）本节引言； 3）FPGA简介； 4）Vivado生成bit文件报错彻底解决； 5）结束语。 1.1.2 本节引言 “不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。 1.1.3 FPGA简介 FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展
未指定的IO标准导致vivado生成bit文件报错
m0_46498597的博客
12-15 2469
1.1 未指定的IO标准导致vivado生成bit文件报错 1.1.1 本节目录 1）本节目录； 2）本节引言； 3）FPGA简介； 4）未指定的IO标准导致vivado生成bit文件报错； 5）结束语。 1.1.2 本节引言 “不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。 1.1.3 FPGA简介 FPGA（Field Programmable Gate Array）是在PAL、GAL等可编
Vivado 常见报错
weixin_30549657的博客
09-28 4323
1、[Synth 8-2543] port connections cannot be mixed ordered and named 说明例化时最后一个信号添加了一个逗号。 2、 原因：报告说明有一个管脚没有进行分配。 3、 从文件列表中发现 ...
Vivado：Generate Bitstream比特流写入失败的解决方法
Ocean_waver的博客
04-24 3万+
1、问题描述 进行 Synthesis 和 Implementation 过程均没有问题，但是执行 Generate Bitstream 时显示失败。 出现问题时的引脚约束文件如下： 问题总结：逻辑引脚的标准值未经用户明确指定。 [DRC NSTD-1] Unspecified I/O Standard: 3 out of 3 logical ports use I/O standard (I...
ERROR: [Common 17-70] Application Exception: CORE_LOCATION mismatch
zikong094的博客
11-23 1万+
今天在使用vivado 2018.2版本进行xilinx K7 FPGA调试时，当烧写了带有debug核的BIT文件之后，想要抓取数据，提示 ERROR: [Common 17-70] Application Exception: CORE_LOCATION mismatch 弄了好久之后，发现，重启vivado就可以解决该问题； 最好在关闭vivado之后，通过任务管理器查看一下是否彻底关...
Xilinx MIG IP核app_wdf_rdy信号一直为低
m0_46498597的博客
12-16 3318
1.1 Xilinx MIG IP核app_wdf_rdy信号一直为低 1.1.1 本节目录 1）本节目录； 2）本节引言； 3）FPGA简介； 4）Xilinx MIG IP核app_wdf_rdy信号一直为低； 5）结束语。 1.1.2 本节引言 “不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。 1.1.3 FPGA简介 FPGA（Field Programmable Gate Array）
【FPGA】解决vivado工程版本兼容问题
热门推荐
nuizaihenmang的博客
07-06 3万+
解决vivado工程各版本之间兼容问题，vivado2017.4版本打开vivado2018.3版本的工程
Vivado中综合，实现，编程和调试工程可能会出现的问题及解决方案
c17611255160的博客
07-31 1万+
Xilinx公司的IDE(集成开发环境) Vivado用处广泛，学会使用Vivado对FPGA的学习至关重要，这里以PRX100-D开发板为例，对Vivado的学习使用进行探讨。本文将会持续更新，列出一些常见的Vivado使用过程中出现的问题，供大家参考。 在Vivado使用过程中 出现的问题，主要会分为以下几类： 与Vivado软件本身相关的问题 Vivado综合，仿真，实现过程中出现的问题 编程和调试PRX100-D开发板注意事项 1.与Vivado软件本身相关的问题 Vivado在添加新
Ubuntu Kylin linux下安装Vivado
hayiji的专栏
07-13 9728
下载的文件是Xilinx_Vivado_SDK_2015.1_0428_1_Lin64.bin 运行下面的命令开始安装 sudo chmod +x xx.bin sudo ./xx.bin 如果安装后无法启动SDK 在TCL console中提示错误 ERROR: [Common 17-70] Application Exception: Not found in path:
Top Module/Entity not found
Leo ICer的博客
12-10 8053
Top Module/Entity not found Top module/entity/config "vuq_vr_tb" is not found in the following library list. Liblist:DEFAULT vuq_vr_tb顶层模块名称错写成vuq_vr_model，改成vuq_vr_tb，即可
使用vivado 报错：ERROR: [USF-ModelSim-70] ‘compile‘ step failed with error while compile.bat‘ script
mojixin123的博客
10-27 762
这可能是由于modelsim没有破解成功，license生成错误。具体modelsim安装可以看。
vivado报错：there is no netlist available 怎么解决
06-01
"there is no netlist available" 这个错误可能是由于 Vivado 工程中的一些问题导致的。下面是可能的原因和解决方法： 1. 项目没有生成 netlist，可以尝试重新生成 netlist。在 Vivado 中依次选择 "Generate Output Products" -> "Generate Bitstream"，这样就可以重新生成 netlist 了。 2. 修改了 RTL 源代码但没有重新生成 netlist。可以尝试重新生成 netlist。在 Vivado 中依次选择 "Generate Output Products" -> "Generate Bitstream"，这样就可以重新生成 netlist 了。 3. Vivado 版本问题，可能是 Vivado 的版本不兼容造成的。可以尝试升级或降级 Vivado 版本，看看是否可以解决问题。 如果以上方法都不能解决问题，可以尝试重新创建工程，然后将原有的源文件和约束文件添加到新的工程中，重新生成 netlist。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值