JEDEC DDR2和DDR3 SPECIFICATION区别（持续更新）

最新推荐文章于 2024-05-18 16:44:53 发布
最新推荐文章于 2024-05-18 16:44:53 发布
阅读量4.6k 收藏 2
点赞数 1
分类专栏： DDR spec note 文章标签： DDR2 DDR3 JEDEC
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/fanyongwinner/article/details/51899272
版权
本文详细对比了DDR2和DDR3内存规范的区别，包括地址换算、数据速率/频率、突发长度、行缓冲计算、初始化流程、写前导时间及写恢复等关键点。DDR3引入了8n-prefetch，支持更高速率，且在某些参数上有不同的限制，如DDR3的tCK(max)为3.3ns，而DDR2的为8ns。
摘要由CSDN通过智能技术生成

DDR2/3地址换算

page size = 2^colbits*ORG/8

以1Gb容量为例，ba*ra*ca = 1Gb/ORG( ba: bank数， ra: 行数， ca: 列数，ORG：DQ位宽)

ba,ra,ca以及ORG不是随便任何值都可以，而是由section2.4 DDR addressing提供的address mapping决定

区别：

  • DDR3都是8bank
  • DDR2大于等于1Gb都是8bank，小于1Gb的都是4bank

DATA Rate/Frequency

首先perfetch比较和DDR内部电路实现有并，DDR2是4n-prefecth,DDR3是8n-prefetch,对于SDCTRL来说并不care

  • DDR2：400,533,667,800,1066(1066单独出了一个spec作为补充)
  • DDR3：800,1066,1333,1600,1866,2133
DATA rate间接决定了DDR的frequence:  DATA Rate/2,  但是并不是说frequency就必须等于data_rate/2，而是有一个[min:max]这个范围。
  • DDR2：tCK(max)都是8ns;  而tCK(min) = 1/(DATA_RATE/2),如DDR2-800  tCK 合理范围是2.5ns-8ns
  • DDR3：tCK(min)与DDR2一样，但tCK(max)是3.3ns

同时需要注意的是tCK和CL,CWL之间是有关系的，详见JESD79-3F section12.3 Table62-67, JESD79-2F

最低0.47元/天 解锁文章
IC小白_calvin
关注
  • 1
    点赞
  • 踩
  • 2
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
JEDEC STANDARD DDR2 SDRAM Specification
04-01
- **JEDEC STANDARD DDR2 SDRAM Specification JESD79-2E**：这里提到的具体版本号为JESD79-2E，这是JEDEC发布的DDR2 SDRAM规范的一个修订版，旨在进一步完善和细化早期版本中的各项技术指标和要求。 - **April 2008...
DDR JEDEC SPEC
11-06
DDR JEDEC SPEC 规定了DDR的各种电气性能，特征的参数
DDR3（MIG核配置&官方demo&FPGA代码实现及仿真）
qq_43557686的博客
05-04 7108
由于直接对 DDR3 进行控制很复杂，因此一般使用 MIG IP 来实现，同时为了更简单地使用 MIG IP，我们采用 AXI4 总线协议进行控制。下面首先介绍 MIG IP 的配置，然后看看官方 demo （里面包含一个仿真要用到的 DDR3 模型）及其仿真结果，最后进行我们自己的控制代码实现。
DDR4的读写时序
最新发布
qq_43628162的博客
05-18 1172
最理想的情况下，时钟信号CK_t与数据有效信号DQS_t的上升沿是对齐的，DQS_t的变化沿与DQ信号的中心对齐，对于现实情况下，肯定无法做到完全的对齐，CK_t上升沿可以出现在DQS_t上升沿之前或之后一段时间，这段时间叫做t。最理想的情况是，DQS_t的上升沿与CK_t的上升沿相对其，但是在实际中，DQS_t的上升沿可以在CK_t之前，也可以在CK_t之后，但是需要满足t。都是有一定差异的，差的不多，但是有差异，因此每个DQ信号有效的时间段也是有差异的，这段DQ信号有效时间是t。
网上最全的DDR JEDEC SPEC文档是我！！！
欢迎大家积极发言，一起学习，共同进步！
04-02 190
网上搜了很长一段时间，发现都是残缺版的DDR SPEC集合，真正的从SDRAM到DDR5的JEDEC SPEC文档大合集，压根就没有，最后还是要自己去JEDEC官方下载整理！包括DDR时序操作规范和SPD标准文档。
DDR II中的延时参数
weixin_30691871的博客
03-23 1050
CL (CAS latency) CL是从读命令发出到有效数据到DDR端口的延时，以时钟为单位。下图分别表示CL = 3和CL = 4的两种情况， 如果读命令在第n个时钟周期发出，CL = m，则读取的数据在第n+m个时钟时有效。 我们以MICRON1Gb DDR2 SDRAM 为例， CL一般为3，4，5，6或者7个时钟，不同速度等级的DDR2支持的CL是不同的，如下图，速...
DDR3 内存大小计算
fangshengdexianyu的博客
11-27 3148
转自https://www.icode9.com/content-3-663142.html 首先，我们先了解一下内存的大体结构工作流程，这样会比较容量理解这些参数在其中所起到的作用。这部分的讲述运用DDR3的简化时序图。 DDR3的内部是一个存储阵列，将数据“填”进去，你可以它想象成一张表格。和表格的检索原理一样，先指定一个行（Row），再指定一个列（Column），我们就可以准确地找到所需要的单元格，这就是内存芯片寻址的基本原理。对于内存，这个单元格可称为存储单元,那么这个表格（存储阵列）就...
JEDEC_DDR3_SPD_Specification_Rev1.0_R20.pdf_jedecddr3spd_specifi
09-30
标签"jedecddr3spd specification document"表明这是一个与JEDEC DDR3 SPD相关的规范性文档，对于理解DDR3内存的工作原理和技术细节至关重要。 在压缩包内的文件"JEDEC_DDR3_SPD_Specification_Rev1.0_R20.pdf"包含...
[JEDEC STANDARD][JESD79-3E]DDR3 SDRAM Specification .rar
11-27
1. **DDR3内存架构**：DDR3内存采用双倍数据速率技术，即在时钟周期的上升沿和下降沿都传输数据，相比DDR2提高了数据传输速率。它使用更精细的制造工艺，降低了工作电压，从而降低功耗。 2. **DRAM Banks**：DDR3 ...
DDR3 SDRAM Specification— JESD79-3E
01-13
《DDR3 SDRAM Specification— JESD79-3E》是关于DDR3 SDRAM的重要技术文档，不仅详细规定了DDR3 SDRAM的各项技术指标和测试方法，还为制造商和用户提供了一个共同遵守的标准框架。通过遵循这些标准，可以确保DDR3 ...
DDR3 SDRAM Specification
01-31
This document defines the DDR3 SDRAM specification, including features, functionalities, AC and DC characteristics, packages, and ball/signal assignments. The purpose of this Specification is to define the minimum set of requirements for JEDEC compliant 512 Mb through 8 Gb for x4, x8, and x16 DDR3 SDRAM devices. This specification was created based on the DDR2 specification (JESD79-2) and some aspects of the DDR specification (JESD79). Each aspect of the changes for DDR3 SDRAM operation were considered and approved by committee ballot(s). The accumulation of these ballots were then incorporated to prepare this JESD79-3 specification, replacing whole sections and incorporating the changes into Functional Description and Operation. 其實加入JEDEC會員即可下載，不想麻煩的人可以給我一點積分
LPDDR4 -JEDEC-SPEC和笔记
04-01
主要是LPDDR4的JEDEC标准和相关理解的地方都在PDF中做了备注，给有需要的小伙伴们
EMMC 5.1 jedec spec
09-24
EMMC 5.1 jedec spec
DDR3 JEDEC STANDARD ddr3JEDEC
02-24
This document defines the DDR3 SDRAM specification, including features, functionalities, AC and DC characteristics, packages, and ball/signal assignments. The purpose of this Specification is to ...
今天第一次加入
qy8688的博客
10-18 434
@TOC今天第一次加入进来 欢迎使用Markdown编辑器 你好！ 这是你第一次使用 Markdown编辑器 所展示的欢迎页。如果你想学习如何使用Markdown编辑器, 可以仔细阅读这篇文章，了解一下Markdown的基本语法知识。 新的改变 我们对Markdown编辑器进行了一些功能拓展与语法支持，除了标准的Markdown编辑器功能，我们增加了如下几点新功能，帮助你用它写博客： 全新的界面...
DDR3协议（一）概述、信号及状态跳转
qq_37573794的博客
10-17 3198
DDR基础概述
DDR相关
KKLHUO的博客
02-02 7643
16bit/32bit内存概念：以多长单位进行存储（16bit：以bit为单位访问内存=给内存一个地址，内存给一个16bit数据到数据线）一个bank行和列数=行和列有多少位（行：A0-A14=单个bank行总量为2^15；DDR3地址有3个BA（三个Bank 地址，BA0，BA1，BA2）,单块内存是8个bank。地址线有几位BA地址--->多少个bank（2--->4，3--->8）行有A0-A14，共15个bit=一个bank有2^15个行。列有A0-A9，共10个bit=有2^10个行。
DDR4 Spec 第四章 4.28-4.31
up up up!
01-16 3283
介绍了Power-Down模式、最大限度的低功耗模式以及连接性测试模式
DDR4和DDR3标准解读：深入理解JEDEC规范
1. JEDEC标准：DDR4和DDR3都是JEDEC标准的实现，JEDEC是DRAM行业的标准组织。 2. JESD79-4B和JESD79-3F标准：JESD79-4B是DDR4的标准规范，JESD79-3F是DDR3的标准规范。 3. DDR4和DDR3的差异：DDR4和DDR3在电压、频率...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值