DDR2 DDR3 constraint & ac check note of SDCTRL Verification

最新推荐文章于 2024-09-08 20:59:31 发布
最新推荐文章于 2024-09-08 20:59:31 发布
阅读量1.9k 收藏 4
点赞数
分类专栏： DDR spec note 文章标签： DDR2 DDR3 CR constraint
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/fanyongwinner/article/details/51908900
版权
本文介绍了DDR2和DDR3的约束条件，特别是关于MR0、MR1和MR2的设置。在DDR2中，DDR2 VIP v2016.06的write_recovery和cas_latency不完全符合JEDEC规范。DDR3约束方面，提到了trtw_cnt的计算问题。AC时序检查是评估SDCTRL性能的关键，要求DDR数据速率利用率至少达到90%。文章强调了如何通过统计AC时序达到最小有效值的概率来找出性能损失的源头。
摘要由CSDN通过智能技术生成

说明：

  • 有一些constraint根项目相关，且不包含initial时的MRS设定
  • 绝大部分的AC timing参数都通过script从catalog中提取出来，然后反过来constraint其它的变量，从catalog提取的参数有：

sd_banks ra_addr ca_addr tck tccd_cnt trtp_cnt twtr_len tmod_len
txsdll_len trp_len tmrd_len trc_len trfc_len trefi trrd_len trcd_len
tras_min
最低0.47元/天 解锁文章
IC小白_calvin
关注
专栏目录
SQL Server——从入门到放弃（10）– CHECK / CONSTRAINT / TRIGGER / PROCEDURE/ FUNCTION 练习
12-14
又是新的一章开始了，今天开始的是第五章的内容——数据库完整性 所谓数据库的完整性指的是 数据的正确性 * 数据是符合现实世界语义，反映了当前实际状况的 数据的相容性 * 同一对象在不同关系表中的数据是符合逻辑...
【DDR3_Electrical Characteristics and AC Timing】_Clock Specification
weixin_40814482的博客
06-28 810
Clock Specification tCK(avg) • is calculated as the average clock period across any consecutive 200 cycle window, where each clock period is calculated from rising edge to rising edge. 平均时钟周期：在200个连续周期内计算，上升沿到上升沿。 tCK(abs) • is defined as the a
【DDR3_Electrical Characteristics and AC Timing】_Data Setup,Hold and Slew Rate Derating
weixin_40814482的博客
07-15 697
Data Setup,Hold and Slew Rate Derating tDS (total setup time) = tDS(base) + ∆tDS tDH (total hold time) = tDH(base) + ∆tDH
DDR3基础
最新发布
GuoFengZhuo
09-08 2128
信号类型信号名称描述数据总线DQ[7:0]8位数据总线，用于传输数据地址总线A[12:0]13位地址总线，用于选择内存中的特定位置Bank地址BA[1:0]2位Bank地址，用于在多Bank在内存架构中选择特定的内存Bank数据时钟同步DQS,/DQS用于同步数据传输Command Bus 命令总线/CS片选信号/RAS行地址选通信号/CAS列地址选通信号/WE写使能信号时钟使能CKE时钟使能信号，用于控制时钟的启用数据屏蔽MASK。
【DDR3_Electrical Characteristics and AC Timing】_Addr/Cmd Setup,Hold and Derating
weixin_40814482的博客
07-06 285
Addr/Cmd Setup,Hold and Derating tIS (total setup time) = tIS(base) + ∆tIS tIH (total hold time) = tIH(base) + ∆tIH
【JESD79-5之】13 电气特性和交流时序（Electrical Characteristics & AC Timing ）
m0_61126667的博客
08-25 365
用于计算时间参数的软件算法受到来自许多来源的舍入误差的影响。例如，一个系统可能使用一个标称频率为2200 MHz的内存时钟，或者一个时钟周期为0.454545…ns。类似地，一个内存时钟频率为2800 MHz的系统在数学上产生的时钟周期为0.357142…ns。在大多数情况下，不可能精确地表示小数点后的所有数字，并且必须进行舍入，因为DDR5 SDRAM规范为时间参数建立了1 ps的最小粒度。必须定义舍入规则，以便在不违反设备参数的情况下优化设备性能。
【DDR3_Electrical Characteristics and AC Timing】_ Setup,Hold and Slew Rate Derating
weixin_40814482的博客
07-10 629
Setup,Hold and Slew Rate Derating
Principles and Practice of Constraint Programming
08-31
约束编程（Constraint Programming，CP）是一种强大的问题解决方法，它使用约束来表示问题的约束条件，从而限制可能的解决方案。在约束编程中，问题首先被建模为变量的集合，这些变量必须满足一定的约束条件。通过...
数据库语言的练习8 – CHECK / CONSTRAINT / TRIGGER / PROCEDURE/ FUNCTION（2020.4.1作业）
12-14
例如，在【例5.7】中，`CREATE TABLE Student(Sno CHAR(9) PRIMARY KEY, Sname CHAR(8) NOT NULL, Ssex CHAR(2) CHECK (Ssex IN ('男', '女')),...)` 确保Student表的Ssex字段只能输入"男"或"女"，避免了性别字段...
列与约束生成(Column-and-Constraint Generation, C&CG)算法
05-01
利用Python+Gurobi编写代码，复现文章：Solving two-stage robust optimization problems using a column-and- constraint generation method。
【2019-2020春学期】数据库作业13：SQL练习8 – CHECK / CONSTRAINT / TRIGGER / PROCEDURE/ FUNCTION
12-14
实体完整性 1、定义实体完整性 关系模型的实体完整性在CREATE TABLE中用PRIMARY KEY定义。对单属性构成的码有两种说明方法，一种是定义为列级约束条件，另一种是定义为表级约束条件。对多个属性构成的码只有一种说明...
【DDR3_Electrical Characteristics and AC Timing】_Timing Parameters
weixin_40814482的博客
07-05 372
Timing Parameters
【DDR3_Electrical Characteristics and AC Timing】_Speed Bin
weixin_40814482的博客
07-02 435
Speed Bin 2.5ns->Clk:400MHz 3.3ns->Clk:300MHz
DDR4为何会引入tCCD_L和tCCD_S
hemlok的博客
09-25 2192
另一种可能是，burst buffer的数据内容，本身就是IO gating送出来的wire线直连，所以不需要消耗时间；上表可以看出，DDR协议基本上所有频点都有一个5ns的绝对时间要求，对于1600这种低频（core 时钟频率也更低）来说，绝对时间更大，我们可以看出，这是由于DRAM core内部的一些处理达不成4nCK的要求导致的。首先，从逻辑上讲，DDR协议中绝对时间的时序参数，往往都和器件或者工艺物理因素有关系，比如tREFI是依照电容器漏电时间而定的，tRFC是器件刷新电容器的物理时间而定的；
SYNOPSYS DDR VIP use note
IC小白_calvin
07-13 3402
Based on version-2016.03/2016.06 (DDR2 looks like not stable & flexiable.。 2016.03 DDR2 VIP发现了很多bug，特别是一些AC timing和protocol的ERROR误报，所以项目进行到一半还好出了2016.06版) 1.vip路径问题        每一次generate vip,新产生的DDR_V
DDR内存时序指南
热门推荐
奋斗中拥有
04-15 1万+
  DDR 内存 既然叫做双倍速率SDRAM（Dual date rate SDRSM），就是说是SDRAM的升级换代产品。从技术上分析，DDR SDRAM最重要的改变是在界面数据传输上，其在时钟信号上升缘与下降缘时各传输一次数据，这使得DDR的数据传输速率为传统SDRAM的两倍。那么大家就应该知道了，我们所说的DDR400，DDR333，DDR266，他们的工作频率其实仅为那些数值的一半
关于DDR协议的一些操作的理解2
juvenilexhq的博客
12-03 5557
一些操作命令：1.precharge：由于SDRAM的寻址具体独占性，所以在进行完读写操作后，如果要对同一L-Bank的另一行进行寻址，就要将原来有效（工作）的行关闭，重新发送行/列地址。L-Bank关闭现有工作行，准备打开新行的操作就是预充电（Precharge）。预充电可以通过命令控制，也可以通过辅助设定让芯片在每次读写操作之后自动进行预充电。实际上，预充电是一种对工作行中所有存储体进行数据重写，并对行地址进行复位，之所以称为DRAM，就是因为它要不断进行刷新（Refresh）才能保留住数据，因此它是D
DDR资料
平面到立体
10-29 453
DDR的资料
S5PV210芯片的DRAM控制器介绍、初始化DDR的流程分析
weixin_42031299的博客
04-05 1844
1、DRAM的地址空间 (1)从地址映射图可以知道，S5PV210有两个DRAM端口。 DRAM0的内存地址范围：0x20000000～0x3FFFFFFF（512MB）；DRAM1:的内存地址范围：0x40000000～0x7FFFFFFF（1024MB）； (2)S5PV210实际最多能接1.5G的内存。32位的CPU理论上能接4G的内存，但是ARM结构的机器是统一编址，寄存器会占掉一部分地址空间，所以实际是达不到4G的内存； 2、DRAM端口的引脚 DRAM端口的引脚：32根数据线(Xm1_
如何添加constraint下的check约束条件？
06-10
在SQL中，可以使用CONSTRAINT关键字来添加CHECK约束条件。下面是添加CHECK约束条件的基本语法： ```sql CREATE TABLE table_name ( column1 datatype CONSTRAINT constraint_name CHECK (condition), column2 ...
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值