【整合】FPGA调用RAM资源

FPGA可以调用分布式RAM和块RAM两种RAM，当我们编写verilog代码的时候如果合理的编写就可以使我们想要的RAM被综合成BRAM（Block RAM）或者DRAM（Distributed RAM），其中BRAM是block ram，是存在FPGA中的大容量的RAM，DRAM是FPGA中有LUT（look-up table 查找表）组成的。当使用的容量较小会综合成DRAM，容量大的时候综合成BRAM。详细实例跳转：https://blog.csdn.net/fucong59/article/details/83009403

以Xilinx的开发平台为例，在定义数组变量的时候在前面加上一段原语，定义成如下类型，工具会综合成块RAM

   (* RAM_STYLE="{AUTO | BLOCK |  BLOCK_POWER1 | BLOCK_POWER2}" *)
   reg [RAM_WIDTH-1:0] <ram_name> [(2**RAM_ADDR_BITS)-1:0];

在定义数组变量的时候在前面加上一段原语，定义成如下类型，工具会综合成分布式RAM

   (* RAM_STYLE="{AUTO | DISTRIBUTED | PIPE_DISTRIBUTED}" *)
   reg [RAM_WIDTH-1:0] <ram_name> [(2**RAM_ADDR_BITS)-1:0];

如果没有这些语句工具会自动根据你定义的大小综合成块RAM或者分布式RAM

Xilinx的ISE平台的lang