基于FPGA的串行差分(LVDS)高速ADC接口

 低电压差分信号 - 维基百科

1、低电压差分信号(Low-Voltage Differential Signaling,LVDS)是一种电子信号系统，可满足现今对高性能数据传输英语的需求，同时系统供电电压减低到2V。LVDS是采用差分的传输方式，电压输出与接收需要100欧姆的终端阻抗，采用点对点(Point-to-Point)与分支(Multi-Drop)的连接方式。

2、串行差分(LVDS)高速ADC自动将采样时钟倍频，以便产生合适的LVDS串行数据速率。它提供一个数据时钟输出(DCO)用于在输出端捕获数据，以及一个帧时钟输出(FCO)用于发送新输出字节信号。

      

3、xilinx-7系列FPGA的SelectIO可以配置各种不同的电气接口，同时SelectIO还提供了丰富的逻辑资源用于高性能数据传输。

      

     详细介绍请参考xilinx xapp1017

4、在具体代码实现中，发现在采集FCO时有发生数据乱码的情况；开关机后又能正确采集。这里先做个记录