基于FPGA的高速数据采集存储系统设计（2）

BinaryStarXin

于 2023-12-08 22:25:49 发布

阅读量362

点赞数 6

分类专栏： FPGA技术汇总分享2 文章标签： fpga开发 ATA协议存储系统设计数据采集高速数据采集 dsp开发射频工程

本文链接：https://blog.csdn.net/qq_43416206/article/details/134888087

版权

FPGA技术汇总分享2 专栏收录该内容

63 篇文章 15 订阅 ¥19.90 ¥99.00

订阅专栏

超级会员免费看

本文详细介绍了基于FPGA的高速数据采集存储系统的设计，包括高速A/D模块的选择（LTC2207，16位分辨率，105Msps转换速率），FPGA模块（选用EP2C70，支持高速数据处理和存储接口），以及数据存储系统的设计，特别强调了ATA协议在存储系统中的应用，选择了ATA-6（ATA100）标准的硬盘，以实现高效稳定的数据存储。

摘要由CSDN通过智能技术生成

2.2 数据采集的实现

2.2.1采集系统结构

采集系统结构图如下：

2.2.2高速A/D模块

        高速 A/D模块负责采集模拟数据将其转换为数字信号后送入后续的模块处理。考虑到低功耗、高速高分辨率等要求，高速AD选用 LTC2207。LTC2207 单电源+3.3V供电输入范围可以达到225Vpp,平均功耗为900mw,最大功耗为2000mW.LTC2207需要50/1M负载、DC/AC耦合均可控，所以前端加2个继电器进行控制然后通过隔离器输出到运放AD8138AR 或者AD8132AR，后再差分输出到A/D 转换芯片。主要性能指标如下:
        (1)分辨率(Resolution) 指数字量变化一个最小量时模信号的变化量定义为满刻度与2”的比值。分辨率又称精度通常以数字信号的位数来表示。LTC2207的分辨率为16位。
        (2)转换速率(Conversion Rate)是指完成一次从模拟转换到数字的A/D转换所需的时间的倒数积分型A/D 的转换时间是毫秒级属低速 A/D逐次比较型A/D是微秒级属中速 A/D全并行/串并行型AD 可达到纳级。采样时间则是另外个概念是指两次转换的间隔。为了保证转换的正确完成采样速率(Sample Rate)必须小于或等于转换速率。因此有人习惯上将转换速率在数值上等同于采样速率也是可以