cadence中统计连接脚数

cadence中统计连接脚数  

2010-07-01 15:13:17|  分类: cadence|举报|字号 订阅

怎么在ALLEGRO里统计焊盘和包括芯片pin和阻容的pad? 板子要拿出去布,需要根据焊盘计费?

  1. Display--element--选择pin--框住所有
  2. ALLEGRO里 TOOLS-> REPORTS-> Summary Drawing Reports

Drawing Statistics:
Drawing Extents XL(-250.0000) YL(-250.0000) XU(350.0001) YU(350.0001) Dimensions in millimeters with 4 decimal places
Package Symbols: Total(845) Mirrored(123) Pins(4539)
Mechanical Symbols: Total(0) Mirrored(0) Pins(0)
Format Symbols: Total(0)
DRC: Errors(95) UP TO DATE
Padstack Definitions: 108
Functions: Assigned(847) Unassigned(0) Total(847)


Layout Statistics:
Components: Placed(845) Unplaced(0) Total(845)
Nets: W/Rats(1110) No/Rats(0) Total(1110)
Pins: W/Rats(4277) No/Rats(0) Unused(262) Unplaced(0) Total(4539)
Equivalent ICs (1 pin = 1/14 EIC): 324
RatTs: 0
Router Keepin (in): (-6.2615,-3.9367) by (6.2969,4.2910)
Layout area (sq in): 103.32
Layout density (sq in/EIC): 0.319
Pin density (Pins/sq in): 43.930
Double-sided layout area (sq in): 206.65
Double-sided layout density (sq in/EIC): 0.159
Double-sided pin density (Pins/sq in): 21.965
Average ratlength (in): 1.6
Rat density (in/sq in): 35.103
Double-sided rat density (in/sq in): 17.552


Connection Statistics:
Connections: W/Rats(3167) No/Rats(0) Total(3167)
Already Connected: W/Rats(3167) No/Rats(0) Total(3167)
Missing Connections: W/Rats(0) No/Rats(0) Total(0)
Dangling Connections (See logfile): 8
Connection Completion: W/Rats(100.00%) No/Rats(0.00%) Total(100.00%) 
Manh Distance (inches): 3627.0349
Etch Length (inches): W/Rats(3765.48) No/Rats(0.00) Total(3765.48)
Number of Vias: W/Rats(2685) No/Rats(0) Total(2685)
Vias per Connection: W/Rats(0.85) No/Rats(0.00)Total(0.85)
SMD pins with attached clines: 3435


Etch Statistics:

LayerClines/CarcsShapes(voids)RectanglesLines/ArcsText
TOP312887(21)000
SGND02(0)000
IN141015(211)000
SVCC08(0)000
IN213111(271)000
IN32689(113)000
SGND102(0)000
BOTTOM29927(211)000
  • 0
    点赞
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
Cadence连接器封装是指在印刷电路板(PCB)设计使用Cadence软件工具来设计和布局连接器的过程。连接器是一种电子元件,用于在电路板上连接不同的电子元件和设备。 在Cadence连接器封装的设计主要包括以下几个步骤: 1. 确定连接器类型:根据电路板上的需求,确定所需的连接器类型,例如USB、RJ45等。这些连接器有各自的封装规格和外形。 2. 创建封装元件:在Cadence设计工具,可以通过绘制图形和规定封装元件的尺寸、引脚布局等参数来创建连接器封装元件。这些封装元件将被用于连接器的实际布局。 3. 定义器件属性:通过指定连接器的物理特性和电气特性,如引脚数目、功率要求等,来定义连接器的属性。这些属性将在设计过程起到重要的作用。 4. 进行连接器布局:在PCB设计连接器的布局是一个关键步骤。通过将连接器封装元件放置在适当的位置,并与其他元件进行连线,以实现电路板上各个元件的连接。 5. 进行电路板布线:布局完成后,通过Cadence工具进行电路板的布线。确保连接器之间的距离合适,连接的线路短路不存在,避免信号干扰。 6. 进行连接器封装的仿真验证:在设计完成后,可以使用Cadence的仿真工具对连接器封装进行验证。通过仿真来预测连接器在实际使用的性能。 连接器封装是PCB设计的重要环节,它决定了电子设备的连接质量和可靠性。Cadence工具提供了丰富的功能和选项,可以方便地设计和布局连接器封装。通过准确的封装设计和布局,可以提高电路板的性能、信号传输效果和整体稳定性。

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值