Marin说PCB之total etch length规则知多少？

已于 2024-08-30 18:31:47 修改
阅读量917 收藏 23
点赞数 14
分类专栏： allegro软件设计总结 文章标签： pcb工艺 硬件工程
于 2024-06-26 22:29:45 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_45223454/article/details/139999074
版权

魔都上海最近迎来了一轮梅雨季节了，小编我上周就已经提前把被子衣服袜子都晒了一遍，省的后面一段时间下雨就不能晒了。这种阴雨绵绵的天气当然在家里睡觉最舒服了，上周留正当我在家里夏眠的时候，突然被一阵手机铃声吵醒了，打开手机一看是之前的一位武林前辈也是我的学姐，找我咨询一个问题，她说她在设置一组BUS线的总的长度的时候看规则是“绿了”，但是实际长度还是超长的，这个究竟是为啥啊？

我让我她共享一下她的电脑桌面，打开allegro中的规则设置选项，结果不看不知道，一看我吓了一激灵。

目前来看她的设置有两个问题：

一，首先是她的规则里面没有勾选那个Z-AXIS_DELAY,对这个没有一点印象的小伙伴们可以去看我之前写的文章，有关于这个的详细解释

最低0.47元/天 解锁文章
MARIN_shen
关注
专栏目录
Allegro DFM Ravel Rule 板外异物检查
weixin_54787054的博客
10-28 416
Allegro DFM Ravel Rule 板外异物检查
约束规则设置、电路板布线、电源和地平面处理
colourfulpluto的博客
03-21 381
系列3
Allegro走等长线设置
宁静致远的博客
03-28 1万+
Allegro走等长线设置cadence PCB走等长线设置 https://www.sohu.com/a/250499005_657253 提到绕等长的问题，就不得不说一下等长约束规则的设置了。在allegro的规则管理器里，只有你想不到的规则，没有设置不了的。正是因为其五花八门，所以经常有很多的BUG出现，对于很多人来说，建规则会成为比较难跨越的高山。 等长规则的设置有多种不同的方法，有傻白甜型，有端方君子型，有腹黑高冷型，总有一款适合你的。 1 做人从傻白甜开始 望文生义，傻白甜就是操作简单，结果尽
cadence allegro 绘制蛇形等长线
师范大学生的博客
09-03 1万+
  高速电路的数字总线往往要做等长处理，电路的等长线处理可以分为以下几步：   1.确定等长线的分组（那些线要做成等长线？这些等长线怎么分组？哪些线应该一样长？）。   2.为等长线设置规则（主要是做一个长度的约束，导线做了等长，必须要在一个规定的范围内，那才叫等长）。   3.在电路中为导线做等长处理。   可见，无论在哪个软件中绘制等长线，都是三步走的过程，搞清楚这个过程之后，剩下的就是软件操作了。 确定等长线的分组   这里用一个简单的例子展示：         如上图所示。该芯片看上去不少线要做等
PCB设计十大误区-绕不完的等长
jiangchao3392的专栏
04-06 1万+
来源：一博自媒体 时间：2015-8-5 类别：微信自媒体 作者：吴均 一博科技高速先生团队队长 PCB设计十大误区-绕不完的等长（一） 1.关于等长 第一次听到“绕等长工程师”这个称号的时候，我和我的小伙伴们都惊呆了。每次在研讨会提起这个名词，很多人也都是会心一笑。 不知道从什么时候起，绕等长成了一种时尚，也成了PCB设计工程师心中挥不去的痛。需要等长设计的总线越来...
allegro 约束管理Constraint Manager（一）
weixin_38975819的博客
03-16 3374
介绍Cadence allegro 约束管理器CM的使用方法。
Marin说PCB之PCB封装库路径知多少？
weixin_45223454的博客
06-11 619
最后在我的不懈努力下终于找到原因了，还是库路径的问题，之前的总的焊盘库路径下是有这个封装上的焊盘SR0R60*1R60，总的库路径下那个焊盘SR0R60*1R60钢网尺寸是和焊盘是一致的，项目路径下的是最新的，把这个比较特殊的焊盘更新一下名称再去更新到连接器的新建封装上就好了，然后把新建的特殊焊盘SR0R60*1R60*new放到总的库路径下就好了，这样也不会出现一个焊盘名称有两个库路径了。唯一的区别就是17.2的版本多了一个3D数据的封装信息的更新。存放我们的PCB封装的焊盘的路径。
Marin说PCB之Max parallel知多少？
weixin_45223454的博客
06-03 952
5，关于这个max parallel平行走线的最大长度）这个设置中数值是什么意思，我再这边给大家说下，例如上面的网络就是设置了max parallel=(100mil:25mil；正当我感慨度娘也不是啥都可以查到的时候，我突然想起来之前的乌克兰仿真同事的一句话，你要是对软件中哪个命令不熟悉就打开这个软件的Help命令，这个上面会有详细的解释的，我灵机一动果然按照这个想法成功地找到了这个在allegro中把高速线上平行走线的长度规则设置的解释和操作了，接下来小编我就给大家分享一下这个操作命令了。
Marin说PCB之功率电感底部挖空知多少？
weixin_45223454的博客
05-07 1341
本来今天下班后我打算看我的吞噬星空呢，正要开始看呢，突然看到电脑微信上有人找我，原来是之前的一个日本东京同事老伙计陈总找我啊，陈总说他们那边一个硬件EE同事让他把板子上的电感下方都全部挖空，我当时就惊讶了，只得先把电脑上的动漫暂停一会了，打开手机给他说明了电感的正下方要不要挖空的一些不同的情况。所以总的来说我们单板上的功率电感下面一般是不建议挖空的，除非你使用的那种非屏蔽工字型电感，而且你的电感下面挖空了，对于板内的走线也是一个考验，若是你的板子空间很大，那就无所谓了。各位帖子做好了，咱们开始发车了。
Marin说PCB之CAM350的软件使用知多少？
最新发布
weixin_45223454的博客
07-06 1116
他说就是看完这个后也是不能导入进来的，我就让他把gerber文件邮件发我了，一开始的时候我也是按照以往的导入习惯发现这份gerber文件好像确实用CAM350打不开的，我想了一下是不是这个gerber文件不是allegro生成了，可能是其他软件生成的，导入进来的时候就不能像之前那样做的了。我说我之前的文章你有看过吗？二，这个时候我想只不是这里的哪些设置需要改一下，于是乎乎小编我就找了一份之前的allegro软件生成的gerber文件，导入到CAM350中，看了一下设置，真的是不看不知道啊，一看就明了啊。
Allegro17.4 绘制差分等长线——省流版
专属熊熊先生的博客
03-25 4208
主要包含差分对创建，查看线长，差分规格设置，等长处理。
ALLEGRO等长时如何将PIN DELAY和VIA长度计算在内
荷兰风车
02-17 8356
在PCB设计中，对于时序要求严格的线路，Via和IC pin delay的长度必须得到重视，通过下面的操作，可将Via和Pin delay加入到线路长度的计算中。 1st 计算Pin delay 打开Constraint Manager，选择左侧Worksheet selector中Electrical类，选择Net下拉列表中的Routing，可对Min/Max Propagation Delays、和Relative Propagation Delay这2个子项进行Pin Delay设置。将光标放在P
Marin说PCB之Via 的 Z--AXIS--delay知多少？
weixin_45223454的博客
04-20 785
这次小编我主要给大家分享的是一个allegro设计中一个往往被大家忽略的点，就是在绕线等长的时候忘记了打开过孔的Z_axis这个选项，就直接绕BUS线等长了，看了自己设计的规则管理器中的Match Group的信号线都显示绿色了（PASS），就认为自己的设计就是OK的了。我们看下这个不勾选了，我们刚刚的那个板子上的EMMC-DRTA5的长度会有什么变化吧。还有一点需要注意的就是我们在勾选这Z_AXIS dalay这个设置的时候一定首先是保证你的单板的层叠参数设置是正确的，不是随意写的，这点很重要的。
About Manhattan Length
gioc的专栏
03-15 3032
在allegro中查看网络信息，能看到如下的内容：~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~            < NET >                Net Name:            $2N1788  Pin count:              5  Via count:          ...
Allegro怎样导出走线长度
yaneya0038的博客
01-09 8412
Allegro 怎样导出走线长度@TOC 欢迎使用Markdown编辑器 你好！ 这是你第一次使用 Markdown编辑器 所展示的欢迎页。如果你想学习如何使用Markdown编辑器, 可以仔细阅读这篇文章，了解一下Markdown的基本语法知识。 新的改变 我们对Markdown编辑器进行了一些功能拓展与语法支持，除了标准的Markdown编辑器功能，我们增加了如下几点新功能，帮助你用它写博客：...
Cadence 17.4 等长布线
weifengdq的专栏
04-17 8888
设置分组 需要等长的线比较多时, 可以设置分组, 省去一些设置: 分析长度 连接QSPI_Flash或者TF卡之类的, 引脚比较分散, 又需要等长, 如果事先已经连好, 可以从中选出一根最长的作为参考, 如何查看长度? 打开约束管理器Cmgr -> Analyze -> Analysis Mode: 勾上Electrical -> Total etch length, 选择O...
cadence中统计连接脚数
gjy938815的专栏
07-17 3802
cadence中统计连接脚数   2010-07-01 15:13:17|  分类： cadence|举报|字号 订阅 怎么在ALLEGRO里统计焊盘和包括芯片pin和阻容的pad？ 板子要拿出去布，需要根据焊盘计费？ Display--element--选择pin--框住所有ALLEGRO里 TOOLS-> REPORTS-> Summary D
allegro 布线时显示长度
blackcater的博客
06-17 7738
手工布线时还可以动态显示当前走线的长度，设置方法为执行菜单命令Setup->User preferences，打开User preferences Editor对话框。在Etch对应的环境变量中勾选环境变量allegro_etch_length_on。当走线时就会动态显示当前走线的长度，如图8.23所示。   图8.23 动态显示走线的长度 在Dynamic Length窗口中显
allegro 遇到的问题汇总 避免忘记
热门推荐
lailxn的专栏
07-19 4万+
1、 更新封装 封装修改后，在allegro下palce--update symbols。在package symbol下选择要更新的封装。 注意勾选 update symbol padstacks Ignore FIXED property。 2、如何批量放置VIA？ 比方
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

MARIN_shen

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值