基于FPGA的VGA图像显示

最新推荐文章于 2024-05-22 17:14:35 发布

FPGA技术实战

最新推荐文章于 2024-05-22 17:14:35 发布

阅读量1.1k

点赞数 9

文章标签： fpga开发图像处理

本文链接：https://blog.csdn.net/gslscyx/article/details/137930810

版权

本文详细介绍了如何利用FPGA实现VGA图像显示，包括VGA硬件接口的结构、时序原理，以及如何在FPGA上编写代码来生成VGA接口时序并进行仿真。通过实例展示了1920×1080分辨率的VGA时序设计和FPGA工程实现流程，最后通过Modelsim软件仿真和硬件测试验证了结果。

摘要由CSDN通过智能技术生成

引言：本文我们介绍利用FPGA实现VGA图像显示，主要介绍VGA硬件接口、VGA接口时序原理以及FPGA代码实现VGA接口时序、仿真等内容。

01. VGA硬件接口介绍

VGA（Video Graphics Array）视频图形阵列是IBM于1987年提出的一个使用模拟信号的电脑显示标准。VGA接口即电脑采用VGA标准输出数据的专用接口。VGA接口共有15针，分成3排，每排5个孔，显卡上应用最为广泛的接口类型，绝大多数显卡都带有此种接口。它传输红、绿、蓝模拟信号以及同步信号(水平和垂直信号)。

图1、VGA接口

管脚	信号	信号描述
1	RED	红基色
2	GREEN	绿基色
3	BLUE	蓝基色
4	ADDR_CODE	地址码
5	RES	自测试（各家定义不同）
6	RED_GND	红地
7	GREEN_GND	绿地
8	BLUE_GND	蓝地
9	RES	保留（各家定义不同）
10	DIG_GND	数字地
11	ADDR_CODE	地址码
12	ADDR_CODE	地址码
13	HS	行同步信号
14	VS	场同步信号
15	ADDR_CODE	地址码

常见的VGA分辨率如图2所示。

图2、常见的VGA分辨率

02. VGA接口时序及显示原理

VGA显示主要取决于R、G、B三基色，也即三原色。根据R、G、B位宽的不同，VGA显示的效果也不同，常见有24bit（R/G/B各8bit）、16bit（R 5bit、G 6bit、B 6bit）、12bit（R/G/B各4bit）。

对于分辨率600×400@60Hz，该参数显示的是VGA有效数据参数，即VGA显示刷新率60帧，每帧600×400个像素点。VGA接口实际传输的数据比此数值要大。

VGA显示器逐行扫描原理：逐行扫描是扫描从屏幕左上角一点开始，从左至右逐点扫描，每扫描完一行，电子束回到屏幕的左边下一行的起始位置。在这期间，CRT对电子束进行消隐，每行结束时，用行同步信号HS进行同步；当扫描完所有的行，形成一帧，用场同步信号VS进行帧同步，并使扫描回到屏幕左上方，同时进行场消隐，开始下一帧。

从逐行扫描的原理中，我们可以了解，当一行扫描完成后，切换到下一行时，需要行同步信号及行消隐时间；当一帧扫描完成后，切换到下一帧时，需要场同步信号及场消隐时间，这样就形成了VGA扫描时序，如图3所示。

图3、VGA行场时序图

如图3所示，Sync为同步信号，Back Porch为显示后肩时间，Active Video为有效视频，Front Porch为显示前肩时间。Sync+Back Porch+Active Video+Front Porch构成一个完整行周期。

图4、VGA图像帧定义

图4定义了一帧图像的时序定义。图中场信号的定义与行信号定义类似。行信号以像素点为单位，场信号以行为单位。VGA图像时序的编写即是对图4中各个时序段进行定时。

03. VGA接口时序关键代码编写

下面以1920×1080@60Hz分辨率介绍VGA时序定义。在VESA表准中给出了该分辨率的参数定义，如图5所示。

图5、1920×1080@60Hz分辨率图像参数

在图5中，需要注意蓝色标记的HS/VS信号极性，这在VESA标准中有规定要求，图3只是给出了其中一种HS/VS信号极性，其他3种请参考VESA标准。

根据图5所示，我们需要关注的参数如图中各个颜色标记所示。`ifdef VIDEO_1920_1080 //一帧图像参数定义//行周期参数定义parameter H_ACTIVE = 1920;// 行数据有效像素点数parameter H_FRONT_PORCH = 88; // 行消隐前肩像素点数parameter H_SYNC_TIME = 44; // 行同步信号像素点数parameter H_BACK_PORCH = 148; // 行消隐后肩像素点数 //场周期参数定义 parameter V_ACTIVE = 1080;// 场数据有效像素点数parameter V_FRONT_PORCH = 4; // 场消隐前肩像素点数parameter V_SYNC_TIME = 5; // 场同步信号像素点数parameter V_BACK_PORCH = 36; // 场消隐后肩像素点数`endif

根据一帧图像参数定义，进一步定义行、场扫描计数器，这两个计数器可以用来产生HS行同步信号、VS场同步信号、图像有效数据使能信号DE以及图像有效数据坐标。

parameter  H_TOTAL_TIME   = H_ACTIVE + H_FRONT_PORCH + H_SYNC_TIME + H_BACK_PORCH; parameter  V_TOTAL_TIME   = V_ACTIVE + V_FRONT_PORCH + V_SYNC_TIME + V_BACK_PORCH;
//行扫描计数器always@(posedge i_clk) begin  if(h_syn_cnt >= H_TOTAL_TIME-1)  h_syn_cnt <= 0;  else h_syn_cnt <= h_syn_cnt + 1;end
// 场扫描计数器always@(posedge i_clk) begin  if(h_syn_cnt >= H_TOTAL_TIME-1) begin        if(v_syn_cnt >= V_TOTAL_TIME-1)            v_syn_cnt <= 0;        else            v_syn_cnt <= v_syn_cnt + 1;  endend

HS行同步信号、VS场同步信号Verilog代码。

// 行同步信号always@(posedge i_clk) begin    if(h_syn_cnt < H_SYNC_TIME)        o_hsyn <= 0;    else        o_hsyn <= 1;end
// 场同步信号always@(posedge i_clk) begin    if(v_syn_cnt < V_SYNC_TIME)        o_vsyn <= 0;    else        o_vsyn <= 1;end

图像有效数据使能信号DE。

//有效数据使能信号DEalways@(posedge i_clk) begin    if(v_syn_cnt >= V_SYNC_TIME + V_BACK_PORCH && v_syn_cnt < V_SYNC_TIME + V_BACK_PORCH + V_ACTIVE)    begin        if(h_syn_cnt >= H_SYNC_TIME + H_BACK_PORCH && h_syn_cnt < H_SYNC_TIME + H_BACK_PORCH + H_ACTIVE)            o_en_pos <= 1;        else            o_en_pos <= 0;    end    else        o_en_pos <= 0;end

图像有效数据坐标产生x_pose、y_pose。

//x坐标数据always@(posedge i_clk) begin    if(v_syn_cnt >= V_SYNC_TIME + V_BACK_PORCH && v_syn_cnt < V_SYNC_TIME + V_BACK_PORCH + V_ACTIVE)    begin        if(h_syn_cnt >= H_SYNC_TIME + H_BACK_PORCH && h_syn_cnt < H_SYNC_TIME + H_BACK_PORCH + H_ACTIVE)            o_x_pos <= h_syn_cnt - (H_SYNC_TIME + H_BACK_PORCH);        else            o_x_pos <= 0;    end    else        o_x_pos <= 0;end
//y坐标数据always@(posedge i_clk) begin    if(v_syn_cnt >= V_SYNC_TIME + V_BACK_PORCH && v_syn_cnt < V_SYNC_TIME + V_BACK_PORCH + V_ACTIVE)        o_y_pos <= v_syn_cnt - (V_SYNC_TIME + V_BACK_PORCH);    else        o_y_pos <= 0;end

04. FPGA工程实现框架

FPGA实现VGA显示功能框架如图6所示。

图6、FPGA实现VGA显示功能框图

如图6所示，整个工程由四个模块组成：PLL模块、vga_timing_ctrl模块、video_source模块和hdmi_interface_dir模块。由于实验电路板上没有VGA接口，因此采用HDMI接口实现最终图像显示。图中video_source输出的信号可以直接送入视频DAC芯片，如ADV7123实现VGA图像显示。