FPGA信号处理系列文章——DDS的性能和误差分析

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档

前言

做通信的童鞋都应该知道DDS，是一个用来产生载波的一个模块，本文不写关于如何使用这个xilinx IP的内容，因为实在是太太太简单了，就不写这种东西来滥竽充数了。尽管大家都用过DDS，但可以肯定的是几乎很少人会去关注DDS的误差分析。这次我就做一次学术派来分析分析DDS设计过程中存在哪些误差。

误差来源

理想DDS是DDS的理想化数学模型，所谓的理想参数DDS具备三个条件：
（1） 没有相位舍入位误差，即相位累加器的N位输出都用于ROM寻址。
（2） 没有幅度量化误差，即ROM输出值用于无限长的码来表示
（3） DAC的分辨率无穷大、并且DAC具有理想的数模转换特性。
实际DDS并不满足理想DDS的3个条件，由于DDS的全数字化结构，因而实际DDS存在着固有的误差。其主要误差来源于三个：
（1） 相位截断误差：在实际DDS电路中，为了取得一定的频率分辨率，通常相位累加器的位数N取得很大，如N = 24,32,48等，但受