一文读懂高速互联的阻抗及反射（中）

一文读懂高速互联的阻抗及反射(中)

勘误：

上篇中：电感的电抗叫做感抗，表示为：
$$X_L=j\omega C$$
上述公式应该改为：
$$X_L=j\omega L$$

往期文章：

一文读懂高速互联的阻抗及反射（上）

---

上篇主要讲述了阻抗及特性阻抗的含义，以及如何设计、计算PCB上的传输线，来实现阻抗控制。稍有经验的朋友都知道，PCB上的互联阻抗设计不合理，会导致信号的反射。可是，为什么要如此关注信号的反射，信号的反射是如何发生的，信号反射有怎样的表现，以及如何减小不必要的信号反射？这些问题恐怕不是都能清楚的回答。本文将试图解答以上这些经常被提到的问题。

• 为什么要关注信号的反射

在高速电路设计中，我们通过各种手段来优化传输线设计，使信号能够以最小失真的方式从源端走到末端。倘若传输线设计不够合理，那么信号在坑坑洼洼的传输线上便走的不是很舒服，情况稍严重点，会导致信号走的磕磕绊绊，摔得鼻青脸肿；更严重的，可能导致信号面目全非，最后连他妈都不认得。这个时候，可想而知，你的电路肯定也歇菜了。以上就是为什么要关注信号反射的最重要原因——让信号平平安安的传到目的地。而让信号摔得鼻青脸肿、面目全非的最重要原因之一（其他原因还包括噪声、串扰、抖动、SSN、衰减等）就是信号的反射，产生反射的根本原因就是阻抗不连续。

我们知道数字电路在工作时会有一个有效电平，只有超过或低于某一数值的电平才会被判定为有效电平，数字电路才能产生正确的动作，通常在器件的规格书中都会明确标注，如下图所示：

但是如果信号在传输中存在反射，那么入射信号和反射信号的叠加就可能造成信号的过冲和回沟。过冲和回沟太大都可能导致信号的误动作，使电路逻辑功能出错。另外，太大的过冲还可能导致芯片的损坏。如果信号在传输线上不加约束的进行了多次反射，那么这时候就会形成振铃现象，振铃可能对眼图和EMI都会产生一定的负面作用。

• 信号反射有怎样的表现

信号发生反射时最直接的表现就是信号波形的失真，失真的具体表现包括：掉沟(单调性)，台阶，过充，振铃，眼图闭合，时序裕量不足等情况。下面的资料图片分别示意了这些情况：

像上图这样的眼图报告，我想，这个信号在传输线上走的一定很辛苦，即使很努力也已经睁不开眼了。

• 信号为什么会发生反射

其实要回答这个问题，一句话就够了：是由于互联的阻抗不连续，或者说是由于互联的阻抗突变。但这是多数人知道且只知道的一句话。如果深究一下，为什么阻抗突变就会发生反射呢？这就需要更深入的来分析信号在传输线上的传输机理了。

信号沿传输线传播时，其路径上的每一步，都有相应的瞬时阻抗，如果互联的阻抗时可控的，那么瞬时阻抗就等于传输线的特性阻抗，无论什么原因导致的瞬时阻抗的突变，都将导致信号部分信号沿着与原传播方向相反的方向反射回去，而另一部分将继续向前传播，但幅度会有所改变。反射信号的量由阻抗突变的量来决定。

考虑下图所示的传输线，其中：突变前的阻抗为$Z_1$，突变后的阻抗为$Z_2$；定义入射电压为$V_{in}$，出射电压为$V_{tr}$，反射电压为$V_{rt}$，

在阻抗突变的分界面处的极小区域内，可以采用集总参数模型来分析。根据基尔霍夫电压定律可知，分界面两侧区域的电压必须是连续的，公式表示就是：

$$V_{in}+V_{rt}=V_{tr}$$

同样的，根据基尔霍夫电流定律，分界面两侧区域的电流也必须是连续的，定义入射电流为$I_{in}$，出射电流为$I_{tr}$，反射电流由于是反向的，定义为$-I_{rt}$，则：

$$I_{in}-I_{rt}=I_{tr}$$

假如在分界面处没有产生反射电压（$V_{rt}$=0, $-I_{rt}$=0），同时还要保证上述两个公式成立。那么就有$V_{in}=V_{tr}$，且$I_{in}=I_{tr}$，根据欧姆定律，下式也必须成立：
$$I_{in}=\frac{V_{in}}{Z_1};I_{tr}=\frac{V_{tr}}{Z_2}$$
当分界面处的阻抗不连续时（$Z_1\ne Z_2$），上述公式绝不可能同时成立，这就产生了矛盾。

在分界面处，为了使整个系统处于协调稳定的状态，系统必须产生一个返回源端的反射电压，反射电压的唯一作用就是吸收入射信号和传输信号之间不匹配的电压和电流，就是这么神奇，因为反射电压的存在，整个世界变得如此祥和而太平。

• 反射系数的定义

根据欧姆定律，考虑分界面两侧的情乱，每个区域中的阻抗等于该区域中电压与电流之比，即：
$$Z_1=\frac{V_{in}}{I_{in}}且Z_1=\frac{V_{rt}}{I_{rt}}$$
$$Z_2=\frac{V_{tr}}{I_{tr}}$$

将以上阻抗的表达式代入电流连续性公式中，可得：

$$\frac{V_{in}}{Z_1}-\frac{V_{rt}}{Z_1}=\frac{V_{tr}}{Z_2}$$

结合电压的连续性公式，$ V_{tr} = V_{in} + V_{rt} $，替换右边的分子可得：

$$\frac{V_{in}}{Z_1}-\frac{V_{rt}}{Z_1}=\frac{V_{in}+V_{rt}}{Z_2}$$

对上式做展开及合并，可得：

$$V_{in}(\frac{Z_2-Z_1}{Z_2{Z}_1})=V_{rt}(\frac{Z_2+Z_1}{Z_2{Z}_1})$$

也即：

$$\frac{V_{rt}}{V_{in}}=\frac{Z_2-Z_1}{Z_2+Z_1}=\rho$$
​
上式推导出了反射电压与入射电压的比，我们定义该参量为反射系数，用$\rho$来表示，至此，我们终于可以定量表达到底发生了多少电压反射了。

用同样的方式，还可以根据电压电流连续性公式和两侧的阻抗公式，推导出传输系数，公式如下：

$$\tau =\frac{V_{tr}}{V_{in}}=\frac{2Z_2}{Z_2+Z_1}$$

显然，对于某一阻抗突变边界处，有：$ \tau + \rho = 1 $。

通过以上的推导过程以及反射系数的公式，我们终于明白了阻抗与反射的关系，可以看到，阻抗的突变量直接决定了反射量的大小，这也是我们做设计时，千方百计减小互联阻抗突变的目的。只有实现了传输线阻抗的连续恒定，才能实现信号的最小反射传输， 才能减小由于反射导致的信号失真，这时也可以看作是最大信噪比传输。

有两种特殊情况，可以在这里根据反射系数公式做个初步分析。若传输线的终端开路，则相当于公式中$Z_2=+\infty$，即：
$$\rho =\frac{\infty -Z_1}{\infty +Z_1}=1$$
反射系数为1，说明所有入射电压全部被反射，且反射电压的幅度和极性与入射电压相同，这时末端电压为入射电压与反射电压的叠加，幅度是入射电压的2倍。

若传输线的终端短路，则$Z_2=0$，即：
$$\rho =\frac{0-Z_1}{0+Z_1}=-1$$
反射系数为-1，说明所有入射电压全部被反射，但反射电压的极性与入射电压相反，这时末端电压叠加的结果为0。

• 信号反射实例分析

有没有一种手段，可以直观的表现出由于阻抗突变导致的反射对信号的影响呢？当然有，最为直接的方式就是采用TDR（时域反射计，是一种能够产生快速上升沿（数十ps）信号，同时能够高速测量其输出端内部点电压的设备）来测量互联上某一位置的反射电压波形。还有一种方法就是通过仿真的手段来模拟传输线上的行为。我们采用Pspice建立如下的理想传输线仿真电路，为了反射更加明显，我们设置信号源内阻为10 $\Omega$，且传输线的末端为开路状态，并在传输线的近端和远端放置电压探针，来观察传输线近端和远端的电压波形。

Pspice采用时域瞬态仿真模式，仿真设置如下：

瞬态仿真的结果见下图：

我们假设自己可以跟着信号在传输线上走一遭，来亲自体会一下信号在传输线上所经历的“坎坷”。通过仔细分析上图波形的形成过程，就可以清楚的看到信号反射是如何在传输线上进行的。

信号源被设置为上升时间为50ps，信号幅度为1V的脉冲信号。传输线的特性阻抗为50 $\Omega$，时延为1nS（你是否知道这相当于FR4板材上多长的传输线呢？）。

时间从t=0nS时刻开始，左边探针处的电压在50ps时从0V升到833.33mV，为什么是这个值呢？是因为信号源内阻与传输线特性阻抗的分压导致的。$V=(1\ast \frac{50}{(10+50)})V=833.33mV$。

在t=1nS时，右边探针探测到了1.667V的电压。这是由于信号经过1nS后到达传输线末端，然而末端开路，信号发生了全反射，反射电压(0.833V)与入射电压(0.833V)叠加，产生了1.667V的末端电压。

在t=2ns时刻，0.833V的反射电压回到左边探针，探针处的阻抗从50Ω变为10Ω，发生负反射系数的反射，此时从右边反射回来的0.833V信号，对于左边探测点来说相当于入射电压，左边探测点处的反射系数为：（10-50）/(10+50)= -2/3，所以左探测点处反射电压为0.833Vx(-2/3)=-0.556V。左探测点测量的电压同样是原本电压、入射电压和反射电压的叠加，即（0.833+0.833-0.556）V=1.11V，因此可以看到左探测点的电压在2nS时变为1.11V。

-0.556V的反射电压向右探测点传输，在t=3nS时刻到达右探测点，再次发生全反射，反射电压也是-0.556V。此时右探测点测量电压为（原本+入射+反射）=（1.667-0.556-0.556）V=0.556V。如图，红线在t=3nS时变为0.556V。

从右探测点反射回的-0.556V电压在t=4nS时将到达左探测点，在这里再次发生反射系数为-2/3的负反射，反射电压为0.371V。此时左探测点测量电压为（1.11-0.556+0.371）V=0.925V。也即上图绿线在t=4nS时刻变为0.925V。

左探测点的0.371V的反射电压在t=5nS时到达右探测点，再次发生全反射，反射电压也是0.371V。此时右探测点的测量电压为（0.556+0.371+0.371）V=1.298V。如图，红线在t=5nS时变为1.298V。

如此往复以上的推演过程，就可以完整复现信号的反射过程。通过观察图中的红线和绿线会发现，会发现近端和远端的电压都有上下波动的现象，这也就是我们常说的振铃，可见，振铃的确是在信号的多次反射中形成的。

想象一下，或者观察反射图也可以得出，由于左探测点的反射系数的绝对值小于1，随着反射次数的增加，这个累乘的结果会越来越小，反射电压的绝对值也会越来越小，其最终将趋于0。对于阶跃信号，最后，近端和远端的电压都将趋于稳定的1V。

• 如何做的更好

通常来讲，反射都是电路设计时不希望看到的。那么，了解了反射与传输线的关系，以及反射是如何在具有阻抗突变的传输线上发生的之后，我们该如何在设计中减小信号的反射呢？这就需要了解阻抗匹配的相关知识。限于篇幅，阻抗匹配相关的话题将在下篇中详细论述。

下篇的主要内容包括：

1. 阻抗匹配的基本原理
2. 阻抗匹配的方式（串联端接、并联端接、戴维南端接）
3. 拓扑及布局优化（桩线与分支）

参考文献：信号完整新与电源完整性分析（第二版）