JEDEC79-4翻译告一段落

这段时间，将JEDEC79-4的第1-5章的内容进行了翻译，并且对DDR4新增的特性做了一个简短的报告。报告中暴露了一些问题，有些内容是没有完全掌握好的，后面会有一个总结。
为什么说翻译告一段落呢，其实看看JEDEC79-4的文档就会知道，关于功能的描述就集中在这1-5章只能，虽然后面还有6-12章的内容。但是都是关于电气特性的，针对于我们的前端IC设计人员来说其实没有那么重要。做电气特性测试的时候再过来翻阅查询就好了。第9章还有一个重要部分就是Speed Bin，这部分内容是DDR4所有速度档位的时序参数列表，也是一个固定数据，在使用时再翻阅就行了。也没有什么阅读困难，不需要翻译。

那么后面的时间，我将讨论几个我认为比较困惑的专题，以在报告中暴露出来的问题，作为原创博文发表出来。
问题：
1. Bank Group的具体原理与实际使用方式
2. Maxi Power Saving Mode的优势
3. DDR4点对点设计的详细设计方式
4. Vpp的作用

几个比较困惑的专题：
1. ASR、SR、PD模式之间的关系
2. Preamble与Postamble的具体作用

希望在能尽快完成这些问题的学习。