AM解调的FPGA实现

一、说明:

  1. 功能:AM解调
  2. 平台:Vivado 2016.4 和 Matlab R2017a

二、原理:

1.AM解调原理

  • 模拟电路中采用“包络检波”的方法:
    在这里插入图片描述

  • **数字电路中采用类似的方法: **
    先将已调信号取绝对值,再经过低通滤波器,滤除高频分量(经AM调制的信号包含两个高频分量:载波频率+/-调制信号频率,因此低通滤波器的截止频率小于两个高频分量就可以),得到的就是叠加了直流分量的调制信号,去直流后便可以得到调制信号。

三、AM解调的FPGA实现

1.将已调制的AM信号取绝对值

关于AM信号的产生,参见上一篇博客: AM调制的FPGA实现
简单说明一下对数据取反的思路:如果是无符号数,则不存在符号位,也就是说数据都是正数,不需要取绝对值;如果是有符号数,通过检测最高位的符号位,如果符号位是1,则表示数据是负数,对数据取反,如果符号位是0,则表示数据是正数,不需要取反操作。

  • 取绝对值的Verilog实现:
always @(posedge clk or negedge rst_n) begin
	if(!rst_n)	begin
		data_tdata <= 0;
	end
	else if(AM_mod[15] == 1)	begin
		data_tdata <= -{AM_mod};		//如果符号位是1,对数据取反
	end
	else if(AM_mod[15] == 0)	begin
		data_tdata <= AM_mod;			//如果符号位是0,数据不变
	end
	else	begin
		data_tdata <= data_tdata;
FPGA(Field Programmable Gate Array)是一种灵活可编程的集成电路,在实现代码时可以通过配置内部的逻辑门、寄存器和连接网络来实现直流电路。 首先,FPGA上的逻辑门和寄存器可以与电路设计中的逻辑门和存储器对应。通过在FPGA上利用逻辑门和寄存器的组合和时序控制,可以实现直流电路中的逻辑运算、存储和时序控制。 其次,FPGA上的连接网络可以用于连接不同的逻辑门和寄存器,形成电路中不同元件之间的信号传输路径。通过合理设计连接网络,并配置逻辑门和寄存器的输入输出,可以将电路中各个元件连接到一起,实现直流电路电路元件之间的信号传输。 通过FPGA的配置工具,可以将设计好的直流电路代码转化为FPGA的配置文件,然后将配置文件下载到FPGA芯片中。FPGA芯片在配置完成后,内部的逻辑门和寄存器以及连接网络会按照配置文件的要求进行实际布局和连接,从而实现直流电路中代码的直接执行。 通过FPGA的灵活可编程特性,可以根据实际需要对直流电路进行修改和优化,而无需改变硬件结构。只需重新配置FPGA芯片的配置文件,就可以更新直流电路的功能和性能。 总结来说,FPGA通过内部的逻辑门、寄存器和连接网络,可以实现直流电路中的逻辑运算、存储和时序控制,通过配置工具将代码转化为FPGA的配置文件,并下载到FPGA芯片中,从而实现直流电路实现
评论 6
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值